具有门阵列结构的只读顺序控制器制造技术

本发明专利技术揭示一种只读顺序控制器。主电路具有用于设置第１周期的第１可预置计数器，和在由第１可预置计数器决定的第１周期产生指令脉冲的时钟脉冲发生电路。从电路具有用于设置第２周期的第２可预置计数器，和响应于来自主电路的指令脉冲在第２周期产生多个脉冲的脉冲发生电路。集成电路包括多个门的门阵列，并形成具有多个脚的、在主电路和从电路间提供中继器信号。晶体管阵列用于降低控制器的输入阻抗而与输入连接。（*该技术在2020年保护过期，可自由使用*）

Read only sequential controller with gate array structure

A read-only sequential controller is disclosed. The main circuit has a first preset counter for setting the first cycle, and a clock pulse generating circuit for generating an instruction pulse at a first cycle determined by the first preset counter. A pulse generating circuit having a second preset counter for setting a second cycle, and generating a plurality of pulses in a second cycle in response to an instruction pulse of an autonomous circuit. The integrated circuit includes a gate array of multiple gates and forms a plurality of pins providing relay signals between the main circuit and the slave circuit. The transistor array is used to reduce the input impedance of the controller and to connect to the input.

【技术实现步骤摘要】

本专利技术涉及小型只读顺序控制器。为了降低消耗电流以节省能源，一般在顺序控制器(sequencecontroller)中使用如CMOS-IC那样的元器件。如果将外部信号线直接地连接到CMOS-IC上，则由于噪声，CMOS-IC可能被击穿。为了防止CMOS-IC被击穿，可以通过振动消振器阵列(chatter killer array)，将外部信号线直接地连接到CMOS-IC上。但是，因为CMOS-IC的输入阻抗是高阻抗，所以如果仅仅连接振动消振器阵列，则输入噪声不能被完全地去除，这导致顺序控制器被错误地操作。本专利技术的目的在于提供一种顺序控制器，这种顺序控制器输入阻抗被降低，以便改善抗噪声性。以往，将晶体管阵列相应地连接在振动消振器阵列前。在本专利技术的系统中，主电路A和从电路B具有主从关系。将由主电路A在每2.5秒产生的一个命令脉冲施加在从电路B上，用于起始处理设备，例如顺序地在预先确定的1.5秒执行一个周期的操作然后停止的冲压处理。当传感器配置在这种设备的出口、而这种设备产生表明设备工作已经结束的信号时，设备按照来自主电路A的下一个命令脉冲重新起始。如果不出现异常设备就连续地工作。但是，如果出现异常，则虽然从电路已经完成了一个周期的操作，但传感器不会产生任务完成的信号。基于由主电路A产生的命令脉冲产生用于下一个周期的异常信号，然后使设备停止。在检查并修复异常的部分后，接通复位开关，然后接通起始开关。这样，设备重新运行。由下面的说明并参照附图将进一步显示本专利技术的前述和其它的目的和特征。附图说明图1是与本专利技术相关的只读顺序控制器的平面图。图2表示安装在图1的控制器中的时钟脉冲控制单元。图3是图1的控制器的侧视图。图4表示与本专利技术相关的顺序控制器的电路图。图5表示控制器的控制单元的布线图形的原实物尺寸图。图6表示授予本专利技术申请人美国专利权的一般控制单元的电路7表示图6的电路图，其中包括在具有40脚的门阵列中的用粗线围住的部分是本专利技术提供的控制器。下面，参照附图对实施本专利技术的最佳实施形态进行说明。参照图1，将本专利技术的只读顺序控制器S分成主电路A和从电路B(参照4)。顺序控制器S包括安装在顺序控制器中，并与AC/DC变换器1的DC5V连接的，表示在图2中的读时钟脉冲控制单元2，和输出中继单元3。输出中继单元3包括印刷电路板。8个中继器4用于8个输出端，端单元5和6安装在输出中继单元3上。端单元5具有用于4个中继器的8个端，因为每个中继器有两个极，端单元6具有用于其它4个中继器和用于交变电流电源X、Y的10个端。用于处理设备的程序数据预先写在EPROM7中，EPROM通过锁定杆(lock lever)9可拆卸地固定在连接器8上。顺序控制器S还包括用于运行中继4的晶体管阵列10，和用于连接时钟脉冲控制单元2和输出中继单元3的带状连接器11。8个LED12用于显示8个中继器的运行。还包括电源开关13，熔丝14，当电源开关13接通时点亮的电源LED15，当异常发生时点亮的异常LED16，起始开关17，复位开关18，输入端19，用于主电路A的预置码开关20，用于从电路B的预置码开关21。预置码开关20显示用于一个周期时间的2位数字，并适配于选择必要的周期时间。在本实施例中，1个周期时间是0.1秒，数“25”被置位在预置码开关20上，数25表明1个周期时间是2.5秒。类似地，预置码开关21显示数“15”，表明1个周期时间是1.5秒。虽然一般地从电路的周期时间设置在1.5秒，考虑到设备的寿命和损耗，并且在主电路的周期时间中还有余地，将周期时间增加到4.0秒是有益的。图4示出了具有40脚的门阵列22的电路结构。将门阵列22做成CMOS-IC，并且包括用于处理输入信号和控制例如中继器4的外部器件的多个门。在图4中，门阵列22的脚2到脚9连接到从电路B的预置码开关21上，脚12到脚19连接到主电路A的预置码开关20上，脚22到脚29通过带状连接器11连接到EPROM7上。将主电路A的时钟脉冲发生电路25的时钟输出连接到门阵列的脚35上，当复位端R连接到脚34上时，从电路B的时钟脉冲发生电路26的时钟输出连接到脚11上，当复位端R连接到脚31上时，门阵列22的34脚、包括用于电源正负端的6脚，通过平行印刷电路以最小的距离一对一地连接到外部功能部件上。按照本专利技术，晶体管阵列23放置在振动消振器阵列24前，而振动消振器阵列24放置在门阵列22前。因此，门阵列22的输入阻抗被降低。在操作中，主电路A的时钟脉冲发生电路25产生指令脉冲。将这种指令脉冲施加到从电路B的时钟脉冲发生电路26上，开始一个周期操作。当在主电路产生的一个命令脉冲施加在从电路上时，从电路操作用于按照存储在EPROM7中的程序操作处理设备的中继器4。相应地，设备按照存储在EPROM7中的程序执行一个周期的操作。当一个周期的操作完成时，设备由来自从电路B的信号停止。当设置在设备的出口上的传感器C检测产品工件的通过时，来自传感器C的信号就返回到输入端19上，并通过晶体管指令23的晶体管T2和振动消振器指令24的振动消振电路C2将该信号施加在脚38上。在施加来自主电路的下一个命令脉冲后，设备重新起动。虽然从电路完成一个周期，但如果有异常信号使得传感器C不能产生信号，则异常信号同时地产生在门阵列22的脚32和33上。也就是说，将来自图4的门阵列22的脚32的异常信号，通过晶体管阵列23的晶体管T3和带状连接器11施加在异常指示LED16上，并点亮LED16。同时，将来自脚33的信号通过晶体管指令23的晶体管T1、电阻器R和振动消振阵列24的振动消振电路C1施加在异常停止脚39上，使时钟脉冲发生电路26停止发生脉冲，从而由于异常而停止设备的运行。在检测并修复异常后，按下复位开关18。因此，将复位信号通过晶体管阵列23的晶体管T4和振动消振阵列24的振动消振电路C3施加在门阵列22的脚37上。然后，按下起始开关17。这样，起始信号通过晶体管阵列23的晶体管T5和振动消振阵列24的振动消振电路C4施加在门阵列22的脚36上，重新起始设备。图5表示按照本专利技术的布线图形的原实物尺寸图，图6表示授予本专利技术申请人美国专利权的一般顺序控制单元的电路图(专利号No.5,357,422)。图7中用粗线围住的部分完全地包括在具有40脚的门阵列22中。在图7中，一点虚线X-Y的右边部分是主电路A，而左边部分是从电路B。图7中的数字31、32、33、34、35表示图4中相应的脚的位置，虽然从电路结束一个周期，但如果设备发生异常，使得没有来自图7系统的在设备出口的传感器67的信号，则触发器①置位，触发器①的输出Q被分成2个，使门阵列22的脚32和脚33(也分别将它们表示在图7中)同时地产生异常信号。此外，图4的复位开关27、起始开关28和异常停止输入/输出端D可以通过输入端19连接，以便遥控顺序控制器。根据本专利技术，则将所有复杂的电子电路集成为单个门阵列，并且门阵列和外部功能部件间的连接，仅需要最小长度的最小数目的印刷连线实现，以便防止部件间的短路和布线中的错误，以及电路的防震。此外，晶体管阵列还用于降低振动消振器阵列的输入阻抗，从而防止错误操作。虽然控制器是小型的重量仅420克，但在施加16本文档来自技高网...

【技术保护点】
一种只读顺序控制器，用于控制设备的运行，其特征在于，包括具有用于设置第１周期的第１可预置计数器，和在由第１可预置计数器决定的第１周期产生指令脉冲的时钟脉冲发生电路的主电路，具有用于设置第２周期的第２可预置计数器，和响应于来自主电路的 指令脉冲在第２周期产生多个脉冲的脉冲发生电路的从电路，存储设备运行程序数据和用于响应由从电路反馈的脉冲而产生程序数据的ＥＰＲＯＭ，按照由ＥＰＲＯＭ反馈的程序数据运行的输出中继单元，包含多个门并形成在具有多个脚的集成电路中的门阵列 ，该门阵列为在主电路、从电路和ＥＰＲＯＭ之间提供中继信号。用于接收外部信号的输入端，与所述输入端连接用于降低输入阻抗的晶体管阵列，与所述晶体管阵列连接，并与晶体管阵列和门阵列的连接脚连接的用于提供输入信号的振动消振阵列。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：久世义一，
申请(专利权)人：久世义一，
类型：发明
国别省市：JP[日本]