【技术实现步骤摘要】
半导体存储装置[相关申请案]本申请案享有以日本专利申请案2019-170497号(申请日：2019年9月19日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
本专利技术的实施方式涉及一种半导体存储装置。
技术介绍
在三维非易失性存储器中，例如将存储单元三维地配置在积层多个导电层所得的积层体中。在积层体的两端部设置着导电层呈阶梯状的阶梯部，能够针对导电层进行电信号的输入输出。为了谋求提高导电层中的信号的传输速度，例如已知有将积层体分断成2个的构成。在分断所得的2个积层体中，通过来自各单侧的阶梯部的输入信号使存储单元动作。然而，难以确认在距阶梯部最远的分断部分附近如何传输来自阶梯部的输入信号。
技术实现思路
一实施方式提供一种能够在被传输输入信号的远端部对信号进行监控的半导体存储装置。实施方式的半导体存储装置具备：积层体，隔着绝缘层积层多个导电层，且在第1方向的两端部具有所述导电层呈阶梯状终止的第1阶梯部；柱，于所述积层体内在所述积层体的积层方...
【技术保护点】
1.一种半导体存储装置，具备：/n积层体，隔着绝缘层积层多个导电层，且在第1方向的两端部具有所述导电层呈阶梯状终止的第1阶梯部；/n柱，于所述积层体内在所述积层体的积层方向上延伸，且在与所述多个导电层中的至少一部分导电层交叉的位置形成存储单元；/n带状部，在与所述第1方向相交的第2方向上延伸，将所述积层体在所述第1方向上分断；/n多个第1触点，配置在所述第1阶梯部，且与所述第1阶梯部各段的所述导电层连接；及/n第2触点，配置在所述积层体的所述带状部侧，并与导电层连接，所述导电层是与所述带状部相接且连接于所述存储单元的所述多个导电层中的最上层的导电层。/n
【技术特征摘要】
20190919 JP 2019-1704971.一种半导体存储装置，具备：
积层体，隔着绝缘层积层多个导电层，且在第1方向的两端部具有所述导电层呈阶梯状终止的第1阶梯部；
柱，于所述积层体内在所述积层体的积层方向上延伸，且在与所述多个导电层中的至少一部分导电层交叉的位置形成存储单元；
带状部，在与所述第1方向相交的第2方向上延伸，将所述积层体在所述第1方向上分断；
多个第1触点，配置在所述第1阶梯部，且与所述第1阶梯部各段的所述导电层连接；及
第2触点，配置在所述积层体的所述带状部侧，并与导电层连接，所述导电层是与所述带状部相接且连接于所述存储单元的所述多个导电层中的最上层的导电层。
2.根据权利要求1所述的半导体存储装置，其中
所述积层体
在所述带状部侧具有所述导电层呈阶梯状终止的第2阶梯部，
所述第2阶梯部
将所述最上层的导电层设为最下层，并向与所述带状部相反一侧上升。
3.根据权利要求2所述的半导...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。