半导体存储装置制造方法及图纸

实施方式提供一种高速地动作的半导体存储装置。实施方式的半导体存储装置具备第1、第2芯片及第1、第2电源电极。第1芯片具备多个第1导电层、与它们对向的半导体柱、连接于多个第1导电层的多个第1接点、连接于第1电源电极的多个第2接点、连接于第2电源电极的多个第3接点、及连接于多个第1接点的多个第1贴合电极。第2芯片具备半导体衬底、设置在半导体衬底的多个晶体管、连接于多个晶体管的多个第4接点、及连接于多个第4接点的多个第2贴合电极。多个第2接点与多个第3接点对向。

【技术实现步骤摘要】
半导体存储装置[相关申请]本申请享有以日本专利申请2019-169250号(申请日：2019年9月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本实施方式涉及一种半导体存储装置。
技术介绍
已知有具备相互连接的第1芯片及第2芯片的半导体存储装置。第1芯片具备：多个第1导电层，沿第1方向排列；半导体柱，沿第1方向延伸且与多个第1导电层对向；多个接点，沿第1方向延伸且连接于多个第1导电层；及多个第1贴合电极，经由所述多个接点连接于多个第1导电层。第2芯片具备：半导体衬底，具有与第1方向交叉的表面；多个晶体管，设置在半导体衬底；多个接点，沿第1方向延伸且连接于多个晶体管；及多个第2贴合电极，经由所述多个接点连接于多个晶体管。第1芯片及第2芯片是以多个第1贴合电极与多个第2贴合电极对向的方式配置，多个第1贴合电极连接于多个第2贴合电极。
技术实现思路
实施方式提供一种高速地动作的半导体存储装置。一实施方式的半导体存储装置具备相互连接的第1芯片及第2芯片、以及设置在第1芯片及第本文档来自技高网...

【技术保护点】
1.一种半导体存储装置，具备相互连接的第1芯片及第2芯片、以及设置在所述第1芯片及第2芯片的至少一者的第1电源电极及第2电源电极，/n所述第1芯片具备：/n多个第1导电层，沿第1方向排列；/n半导体柱，沿所述第1方向延伸，且与所述多个第1导电层对向；/n多个第1接点，沿所述第1方向延伸，且连接于所述多个第1导电层；/n多个第2接点，沿所述第1方向延伸，且连接于所述第1电源电极；/n多个第3接点，沿所述第1方向延伸，且连接于所述第2电源电极；及/n多个第1贴合电极，经由所述多个第1接点连接于所述多个第1导电层；/n所述第2芯片具备：/n半导体衬底，具有与所述第1方向交叉的表面；/n多个晶体管，设...

【技术特征摘要】
20190918 JP 2019-1692501.一种半导体存储装置，具备相互连接的第1芯片及第2芯片、以及设置在所述第1芯片及第2芯片的至少一者的第1电源电极及第2电源电极，
所述第1芯片具备：
多个第1导电层，沿第1方向排列；
半导体柱，沿所述第1方向延伸，且与所述多个第1导电层对向；
多个第1接点，沿所述第1方向延伸，且连接于所述多个第1导电层；
多个第2接点，沿所述第1方向延伸，且连接于所述第1电源电极；
多个第3接点，沿所述第1方向延伸，且连接于所述第2电源电极；及
多个第1贴合电极，经由所述多个第1接点连接于所述多个第1导电层；
所述第2芯片具备：
半导体衬底，具有与所述第1方向交叉的表面；
多个晶体管，设置在所述半导体衬底的表面；
多个第4接点，沿所述第1方向延伸，且连接于所述多个晶体管；及
多个第2贴合电极，经由所述多个第4接点连接于所述多个晶体管；
所述第1芯片及所述第2芯片是以所述多个第1贴合电极与所述多个第2贴合电极对向的方式配置，所述多个第1贴合电极连接于所述多个第2贴合电极，且
所述多个第2接点与所述多个第3接点对向。


2.根据权利要求1所述的半导体存储装置，其中
所述多个第2接点及所述多个第3接点在所述第1方向上的长度比所述多个第4接点在所述第1方向上的长度大。


3.根据权利要求1所述的半导体存储装置，其中
所述第1电源电极能够...

【专利技术属性】
技术研发人员：冈田信彬，内海哲章，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：日本;JP