【技术实现步骤摘要】
半导体存储装置以及半导体存储装置的制造方法相关申请本申请享受以日本专利申请2019－170525号(申请日：2019年9月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及半导体存储装置以及半导体存储装置的制造方法。
技术介绍
在三维NAND存储器等三维非易失性存储器的制造工序中，例如将多个绝缘层置换为导电层而形成导电层的层叠体。而且，由于以在层叠体的上下方向上贯穿的方式配置并使电连接的接触件通过，因此有时在设置该接触件的区域中不将层叠体的一部分置换为导电层而原样地维持绝缘层。在这种情况下，在该区域中，期望更简便地阻碍向导电层的置换。作为用于此的手法，提出了如下方法：形成氮化硅(SiN)膜作为置换对象的绝缘层，在与用于使接触件通过的区域邻接地形成的狭缝的内侧壁面，将该氮化硅膜氧化而形成氧化硅膜。然而，在该方法中，难以厚膜化，存在绝缘层被置换为导电层的隐患。
技术实现思路
本专利技术的实施方式提供一种半导体...
【技术保护点】
1.一种半导体存储装置，具备：/n基板；/n层叠体，层叠于所述基板的上方，/n所述层叠体具有第一层叠部和第二层叠部，该第一层叠部交替地层叠有第一绝缘层和第二绝缘层，该第二层叠部交替地层叠有导电层和所述第一绝缘层，/n所述半导体存储装置具有柱，该柱在所述第二层叠部内沿着所述第二层叠部的层叠方向延伸，并在与多个所述导电层中的至少一部分的导电层交叉的交叉部形成有存储单元，/n所述第二绝缘层包括含有第一绝缘材料的内侧部分、以及含有第二绝缘材料的端面侧部分。/n
【技术特征摘要】
20190919 JP 2019-1705251.一种半导体存储装置，具备：
基板；
层叠体，层叠于所述基板的上方，
所述层叠体具有第一层叠部和第二层叠部，该第一层叠部交替地层叠有第一绝缘层和第二绝缘层，该第二层叠部交替地层叠有导电层和所述第一绝缘层，
所述半导体存储装置具有柱，该柱在所述第二层叠部内沿着所述第二层叠部的层叠方向延伸，并在与多个所述导电层中的至少一部分的导电层交叉的交叉部形成有存储单元，
所述第二绝缘层包括含有第一绝缘材料的内侧部分、以及含有第二绝缘材料的端面侧部分。
2.如权利要求1所述的半导体存储装置，
在所述第一层叠部设有接触件，该接触件沿所述第一层叠部的层叠方向而形成。
3.如权利要求1或2所述的半导体存储装置，
所述第一绝缘层与所述第二绝缘材料含有氧化硅。
4.如权利要求1或2所述的半导体存储装置，
所述端面侧部分的与所述层叠方向交叉的方向的厚度设为15nm...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。