【技术实现步骤摘要】
半导体存储装置及半导体存储装置的制造方法关联申请本申请享受以日本专利申请2019-170454号(申请日：2019年9月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及半导体存储装置及半导体存储装置的制造方法。
技术介绍
已知三维层叠有多个存储单元的NAND型的半导体存储装置。
技术实现思路
本专利技术的实施方式提供一种能够实现电气特性的提高的半导体存储装置以及半导体存储装置的制造方法。实施方式的半导体存储装置具有基板、多个第一导电层、第二导电层、第一柱状体和第二柱状体。所述多个第一导电层在所述基板的上方沿第一方向层叠。所述第二导电层配置于所述多个第一导电层的上方。所述第一柱状体在所述多个第一导电层内沿所述第一方向延伸。所述第一柱状体具有包含单晶的第一半导体材料的第一半导体部。所述第二柱状体在所述第二导电层内沿所述第一方向延伸。所述第二柱状体具有包含绝缘体并成为轴的绝缘部及从所述第一方向观察时配置于所述绝缘部的外周的第二半导体...
【技术保护点】
1.一种半导体存储装置，具备：/n基板；/n多个第一导电层，在所述基板的上方沿第一方向层叠；/n第二导电层，配置于所述多个第一导电层的上方；/n第一柱状体，具有第一半导体部，所述第一半导体部在所述多个第一导电层内沿所述第一方向延伸，且包含单晶的第一半导体材料；以及/n第二柱状体，具有绝缘部和第二半导体部，所述绝缘部在所述第二导电层内沿所述第一方向延伸，包含绝缘体，且成为轴，所述第二半导体部在从所述第一方向观察时配置于所述绝缘部的外周，与所述第一半导体部接触，并且包含多晶的第二半导体材料。/n
【技术特征摘要】
20190919 JP 2019-1704541.一种半导体存储装置，具备：
基板；
多个第一导电层，在所述基板的上方沿第一方向层叠；
第二导电层，配置于所述多个第一导电层的上方；
第一柱状体，具有第一半导体部，所述第一半导体部在所述多个第一导电层内沿所述第一方向延伸，且包含单晶的第一半导体材料；以及
第二柱状体，具有绝缘部和第二半导体部，所述绝缘部在所述第二导电层内沿所述第一方向延伸，包含绝缘体，且成为轴，所述第二半导体部在从所述第一方向观察时配置于所述绝缘部的外周，与所述第一半导体部接触，并且包含多晶的第二半导体材料。
2.根据权利要求1所述的半导体存储装置，其中，
所述单晶的第一半导体材料包含单晶的半导体材料，
所述多晶的第二半导体材料包含多晶的半导体材料。
3.根据权利要求1所述的半导体存储装置，其中，还具备：
第一层叠部，所述多个第一导电层所包含的导电层和多个第一绝缘层所包含的绝缘层沿所述第一方向交替地层叠而成；以及
第二层叠部，至少一个所述第二导电层和至少一个第二绝缘层沿所述第一方向层叠而成。
4.根据权利要求1所述的半导体存储装置，其中，还具备：
第三绝缘层，在所述第一方向上设置于所述多个第一导电层与至少一个所述第二导电层之间，
所述第三绝缘层的所述第一方向的最小厚度，比所述多个第一绝缘层所包含的一个第一绝缘层的所述第一方向的最小厚度厚。
5.根据权利要求3所述的半导体存储装置，其中，还具备：
第三层叠部，在所述第一方向上设置于所述基板与所述第一层叠部之间，具有第三导电层、设置于所述第三导电层与所述第一层叠部之间的第四绝缘层、以及设置于所述第三导电层与所述基板之间的第五绝缘层，
所述第四绝缘层的所述第一方向的最小厚度，比所述多个第一绝缘层所包含的一个第一绝缘层的所述第一方向的最小厚度大。
6.根据权利要求1所述的半导体存储装置，其中，
所述第一半导体部的所述第一方向的最小长度，比所述第二半导体部的所述第一方向的最小长度长。
7.根据权利要求1所述的半导体存储装置，其中，
所述第一柱状体具备第一部分和第二部分，所述第一部分在所述第一方向上与所述基板相邻，且包含所述单晶的第一半导体材料，所述第二部分从所述第一部分向与所述基板相反的一侧延伸，包含所述单晶的第一半导体材料，且在与所述第一方向交叉的第二方向上具有比所述第一部分的所述第二方向的最小宽度小的最大宽度。
8.根据权利要求1所述的半导体存储装置，其中，还具备：
第一绝缘膜，在与所述第一方向交叉的第二方向上设置于所述多个第...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。