封装结构及制作所述封装结构的方法技术

一种封装结构包括线路衬底及半导体封装。半导体封装设置在线路衬底上，且包括多个半导体管芯、绝缘密封体以及连接结构。绝缘密封体包括第一部分及从第一部分突出的第二部分，第一部分包封所述多个半导体管芯且具有平坦的第一表面，且第二部分具有平坦的第二表面，所述平坦的第二表面位于与平坦的第一表面不同的水平高度处。连接结构在所述平坦的第一表面上位于绝缘密封体的第一部分之上，且位于所述多个半导体管芯上，其中连接结构电连接到所述多个半导体管芯及线路衬底。多个半导体管芯及线路衬底。多个半导体管芯及线路衬底。

【技术实现步骤摘要】
封装结构及制作所述封装结构的方法


[0001]本公开实施例是有关一种封装结构及制作所述封装结构的方法。

技术介绍

[0002]在先进的总成设计中，半导体封装及多芯片封装(multi-chip package)通过表面安装技术或倒装结合技术(flip bonding technology)与线路衬底进一步连接。由于封装被表面安装到衬底且利用底部填充胶进一步保护，因此底部填充胶保护的可靠性变得至关重要。

技术实现思路

[0003]本公开实施例提供一种封装结构，包括线路衬底以及半导体封装。半导体封装设置在所述线路衬底上，其中所述半导体封装包括：多个半导体管芯、绝缘密封体以及连接结构。所述绝缘密封体包括第一部分及从所述第一部分突出的第二部分，所述第一部分包封所述多个半导体管芯且具有平坦的第一表面，且所述第二部分具有平坦的第二表面，所述平坦的第二表面位于与所述平坦的第一表面不同的水平高度处。连接结构在所述平坦的第一表面上位于所述绝缘密封体的所述第一部分之上，且位于所述多个半导体管芯上，其中所述连接结构电连接到所述多个半导体管芯及所述线路衬底。
[0004]本公开实施例提供一种封装结构，所述封装结构包括线路衬底、中介层结构、多个半导体管芯以及绝缘密封体。所述中介层结构设置在所述线路衬底上且包括芯体部分、多个穿孔以及重布线结构。所述多个穿孔形成在所述芯体部分中。所述重布线结构位于所述芯体部分上且电连接到所述多个穿孔及所述线路衬底。所述多个半导体管芯设置在所述中介层结构上且电连接到所述多个穿孔及所述重布线结构。所述绝缘密封体设置在所述中介层结构上且包封所述多个半导体管芯，其中所述绝缘密封体包括第一部分及环绕所述第一部分的第二部分，所述第一部分包封所述多个半导体管芯且与所述中介层结构交叠，所述第二部分不与所述中介层结构交叠，且所述第一部分的高度不同于所述第二部分的高度。
[0005]本公开实施例提供一种制作封装结构的方法。所述方法包括形成半导体封装以及将所述半导体封装经由多个导电端子贴合到线路衬底上。所述半导体封装是通过以下步骤形成。提供芯体部分，所述芯体部分具有多个封装区及对所述多个封装区中的每一者进行分隔的附属区，其中在所述芯体部分中的所述多个封装区中形成多个穿孔。将多个半导体管芯在所述多个封装区中的每一者中贴合在所述芯体部分的第一表面上，其中所述多个半导体管芯电连接到所述多个穿孔。在所述多个封装区及所述附属区中在所述芯体部分的所述第一表面上形成绝缘密封体，以包封所述多个半导体管芯。形成位于所述芯体部分的与所述第一表面相对的第二表面上且位于所述多个封装区及所述附属区中的重布线结构。所述重布线结构电连接到所述多个穿孔，其中所述芯体部分、所述多个穿孔及所述重布线结构构成中介层结构。执行锯切工艺，以移除位于所述附属区中的所述中介层结构的部分及位于所述附属区中的所述绝缘密封体的部分，使得所述绝缘密封体形成有第一部分及从所
述第一部分突出的第二部分，所述第一部分包封所述多个半导体管芯且具有平坦的第一表面，且所述第二部分具有平坦的第二表面，所述平坦的第二表面位于与所述平坦的第一表面不同的水平高度处。在所述锯切工艺之后将所述多个封装区彼此分隔，以形成所述半导体封装。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的关键尺寸。
[0007]图1A到图1I是根据本公开一些示例性实施例的制作半导体封装的方法中的各个阶段的示意性剖视图。
[0008]图2A及图2B是根据本公开一些示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0009]图3A及图3B是根据本公开一些其他示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0010]图4A及图4B是根据本公开一些其他示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0011]图5A到图5C是根据本公开一些其他示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0012]图6A到图6C是根据本公开一些其他示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0013]图7A及图7B是根据本公开一些其他示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0014]图8A到图8C是根据本公开一些其他示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0015]图9A及图9B是根据本公开一些其他示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0016]图10A到图10C是根据本公开一些其他示例性实施例的制作半导体封装的方法中的附属区的放大剖视图。
[0017]图11A到图11B是根据本公开一些示例性实施例的制作封装结构的方法中的各个阶段的示意性剖视图。
[0018]图12是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。
[0019]图13是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。
[0020]图14是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。
[0021]图15是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。
[0022]图16是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。
[0023]图17是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。
[0024]图18是根据本公开一些其他示例性实施例的封装结构的示意性剖视图。
[0025][符号的说明][0026]21、510：半导体管芯
[0027]22：半导体管芯/管芯
[0028]21S、22S、114b：背侧表面
[0029]100、100
’
：中介层结构
[0030]100A、114-1、512-1、514-1：第一部分
[0031]100B、114-2、512-2、514-2：第二部分
[0032]100-BS、114-C-S、514-BS、TR1-BS：倾斜表面
[0033]100-TS、514-TS：平坦的顶表面
[0034]102：芯体部分
[0035]102a：第一表面
[0036]102b：第二表面
[0037]104：穿孔
[0038]106：导电焊盘
[0039]110：电连接件
[0040]112：第一底部填充胶
[0041]114、512：绝缘密封体
[0042]114-1-S：第一平坦表面/平坦的第一表面
[0043]114-2-S：平坦的第二表面/弯曲的顶表面/倾斜表面
[0044]114-2-SD：侧壁
[0045]114a：顶表面
[0046]114-C：连接部分
[0047]116、51本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，包括：线路衬底；以及半导体封装，设置在所述线路衬底上，其中所述半导体封装包括：多个半导体管芯；绝缘密封体，其中所述绝缘密封体包括第一部分及从所述第一部分突出的第二部分，所述第一部分包封所述多个半导体管芯且具有平坦的第一表面，且所述第二部分具有平坦的第二表面，所述平坦的第二表面位于与所述平坦的第一表面不同的水平高度处；以及连接结构，在所述平坦的第一表面上位于所述绝缘密封体的所述第一部分之上，且位于所述多个半导体管芯上，其中所述连接结构电连接到所述多个半导体管芯及所述线路衬底。2.根据权利要求1所述的封装结构，还包括填充在所述线路衬底与所述半导体封装之间的底部填充结构，其中所述底部填充结构覆盖所述绝缘密封体的所述平坦的第二表面。3.根据权利要求1所述的封装结构，其中所述半导体封装还包括多个电连接件及第一底部填充胶，所述多个电连接件位于所述多个半导体管芯与所述连接结构之间，所述第一底部填充胶覆盖所述多个电连接件且填充在所述多个半导体管芯与所述连接结构之间的空间中。4.根据权利要求1所述的封装结构，其中所述绝缘密封体还包括位于所述第一部分与所述第二部分之间的连接部分，所述连接部分具有倾斜表面，所述倾斜表面与所述平坦的第一表面接合且相对于所述平坦的第二表面具有台阶高度差。5.根据权利要求1所述的封装结构，其中所述连接结构具有第一部分及环绕所述第一部分的第二部分，所述第一部分具有平坦的顶表面，且所述第二部分具有与所述平坦的顶表面接合的倾斜表面。6.一种封装结构，包括：线路衬底；中介层结构，设置在所述线路衬底上，其中所述中介层结构包括：芯体部分；多个穿孔，形成在所述芯体部分中；以及重布线结构，位于所述芯体部分上且电连接到所述多个穿孔及所述线路衬底；多个半导体管芯，设置在所述中介层结构上且电连接到所述多个穿孔及所述重布线结构；以及绝缘密封体，设置在所述中介层结构上且包封所述多个半导体管芯，其中所述绝缘密封体包括第一部分及环绕所述第一部分的第二部分，所述第一部分包封所述多个半导体...

【专利技术属性】
技术研发人员：蔡宗甫，叶宫辰，郭立中，卢思维，施应庆，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：