半导体器件及其形成方法技术

一种器件包括：互连结构，位于衬底上方；多个第一导电焊盘，位于互连结构上方并且连接到互连结构；平坦化停止层，在多个第一导电焊盘的第一导电焊盘的侧壁和顶面上方延伸；表面介电层，在平坦化停止层上方延伸；以及多个第一接合焊盘，位于表面介电层内，并且连接到多个第一导电焊盘。本发明专利技术的实施例还涉及半导体器件及其形成方法。件及其形成方法。件及其形成方法。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]在晶圆至晶圆接合技术中，已经开发了各种方法来将两个封装组件(诸如晶圆)接合在一起。一些晶圆接合方法包括熔融接合、共晶接合、直接金属接合、混合接合等。在熔融接合中，晶圆的氧化物表面接合到另一晶圆的氧化物表面或硅表面。在共晶接合中，将两种共晶材料放在一起，并施加高压和高温。因此共晶材料熔化。当熔化的共晶材料固化时，晶圆接合在一起。在直接金属至金属接合中，两个金属焊盘在升高的温度下彼此压靠，并且金属焊盘的相互扩散引起金属焊盘的接合。在混合接合中，两个晶圆的金属焊盘通过直接金属至金属接合彼此接合，并且两个晶圆之一的氧化物表面接合到另一晶圆的氧化物表面或硅表面。

技术实现思路

[0003]本专利技术的实施例提供了一种半导体器件，包括：互连结构，位于衬底上方；多个第一导电焊盘，位于所述互连结构上方并且连接到所述互连结构；平坦化停止层，在所述多个第一导电焊盘的第一导电焊盘的侧壁和顶面上方延伸；表面介电层，在所述平坦化停止层上方延伸；以及多个第一接合焊盘，位于所述表面介电层内，并且连接到所述多个第一导电焊盘。
[0004]本专利技术的另一实施例提供了一种形成半导体器件的方法，包括：在互连结构中形成第一金属线；在所述互连结构上方形成绝缘层；在所述绝缘层上方形成导电元件，所述导电元件穿过所述绝缘层延伸到所述第一金属线；形成第一停止层，所述第一停止层在所述绝缘层上方延伸并且在所述导电元件的侧壁和顶面上方延伸；在所述第一停止层上方形成第二绝缘层；使用所述第一停止层作为平坦化停止层，对所述第二绝缘层执行平坦化工艺；在所述第一停止层上方形成第二停止层，其中，所述第二停止层物理接触所述第二绝缘层的顶面并且物理接触所述第一停止层的顶面；在所述第二停止层上方形成接合氧化物层；以及在所述接合氧化物层中形成接合焊盘。
[0005]本专利技术的又一实施例提供了一种半导体器件，包括：互连结构，位于半导体衬底上方；多个导电焊盘，位于所述互连结构上方并且连接到所述互连结构；第一蚀刻停止层，位于所述多个导电焊盘上方；介电层，位于所述第一蚀刻停止层上方并且围绕所述多个导电焊盘的导电焊盘，所述介电层的顶面与所述第一蚀刻停止层的顶面共面；接合层，位于所述第一蚀刻停止层和所述介电层上方；以及多个接合焊盘，位于所述接合层中，所述多个接合焊盘连接到所述多个导电焊盘。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强
调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1至图11示出了根据一些实施例的用于形成器件结构的工艺中的中间步骤的截面图。
[0008]图12示出了根据一些实施例的用于形成另一器件结构的工艺中的中间步骤的截面图。
[0009]图13至图17示出了根据一些实施例的用于形成另一器件结构的工艺中的中间步骤的截面图。
[0010]图18至图21示出了根据一些实施例的用于形成另一器件结构的工艺中的中间步骤的截面图。
[0011]图22示出了根据一些实施例的用于形成器件封装件的工艺中的中间步骤的截面图。
[0012]图23示出了根据一些实施例的用于形成另一器件封装件的工艺中的中间步骤的截面图。
[0013]图24至图28示出了根据一些实施例的用于形成封装件的工艺中的中间步骤的截面图。
具体实施方式
[0014]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0015]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
[0016]根据一些实施例，提供了一种接合结构和方法。在互连结构上方形成表面介电层，并且在表面介电层中形成接合焊盘。通过使用平坦化停止层，可以减小表面介电层的厚度。这可以提供整个表面介电层的增加的热传导，这可以允许在较高温度下改善的器件性能。另外，由于较薄的表面介电层，可以减小器件的整体尺寸。
[0017]图1至图12示出了根据一些实施例的器件结构100的形成中的中间阶段的截面图。图1示出了根据一些实施例的衬底102和在衬底102上方形成的部件。衬底102可以是半导体衬底，诸如体半导体，绝缘体上半导体(SOI)衬底、半导体晶圆等，它们可以是掺杂的(例如，具有p型或n型掺杂剂)或未掺杂的。通常，SOI衬底包括在绝缘体层上形成的半导体材料层。
绝缘体层可以是例如掩埋氧化物(BOX)层、氧化硅层等。绝缘体层设置在衬底(通常是硅或玻璃衬底)上。也可以使用其他衬底，诸如多层或梯度衬底。在一些实施例中，衬底的半导体材料可以包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。
[0018]在一些实施例中，衬底102和在其上形成的部件用于形成器件管芯。在这样的实施例中，集成电路器件可以形成在衬底102的顶面上。示例性集成电路器件可以包括互补金属氧化物半导体(CMOS)晶体管、鳍式场效应晶体管(FinFET)、电阻器、电容器、二极管等或它们的组合。这里未示出集成电路器件的细节。在一些实施例中，衬底102用于形成中介层结构。在这样的实施例中，在衬底102上不形成诸如晶体管或二极管的有源器件。可以在衬底102中形成诸如电容器、电阻器、电感器等的无源器件。在衬底102是中介层结构的部分的一些实施例中，衬底102也可以是介电衬底。在一些实施例中，可以形成延伸穿过衬底102的通孔(未示出)，以互连衬底102的相对侧上的组件。
[0019]在图1中，在衬底102上方形成介电层104。介电层104可以具有包括一种或多种材料的一个或多个层。在集成电路器件形成在衬底102上的实施例中，介电层104可以填本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：互连结构，位于衬底上方；多个第一导电焊盘，位于所述互连结构上方并且连接到所述互连结构；平坦化停止层，在所述多个第一导电焊盘的第一导电焊盘的侧壁和顶面上方延伸；表面介电层，在所述平坦化停止层上方延伸；以及多个第一接合焊盘，位于所述表面介电层内，并且连接到所述多个第一导电焊盘。2.根据权利要求1所述的半导体器件，还包括在所述平坦化停止层上方延伸的蚀刻停止层，所述表面介电层位于所述蚀刻停止层上。3.根据权利要求2所述的半导体器件，还包括位于所述平坦化停止层和所述蚀刻停止层之间的第一介电层。4.根据权利要求2所述的半导体器件，其中，所述多个第一接合焊盘延伸穿过所述平坦化停止层和所述蚀刻停止层。5.根据权利要求1所述的半导体器件，其中，所述平坦化停止层包括碳化硅。6.根据权利要求1所述的半导体器件，其中，所述表面介电层的厚度在6μm和8μm之间。7.根据权利要求1所述的半导体器件，还包括位于所述互连结构和所述多个第一导电焊盘之间的第二介电层，其中，所述平坦化停止层在所述第二介电层的顶面上方延伸。8.根据权利要求1所述的半导体器件，还包括位于所述互连结构上方的多个第二导电焊盘，并且还包括位于所述表面介电层内并且连接到所述多个第二...

【专利技术属性】
技术研发人员：陈宪伟，陈洁，陈明发，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：