包括层叠的半导体芯片的半导体封装件及其制造方法技术

包括层叠的半导体芯片的半导体封装件及其制造方法。一种半导体封装件可包括：芯片层叠物，其包括第一半导体芯片至第N半导体芯片，第一至第N半导体芯片分别具有形成于其有源表面中的第一芯片焊盘至第N芯片焊盘，并且沿垂直方向依次层叠以使得第一至第N芯片焊盘被暴露，其中，N为等于或大于2的自然数；第一垂直布线至第N垂直布线，其具有分别连接至第一至第N芯片焊盘的第一端，并在垂直方向上延伸；涂覆层，其围绕第一至第N垂直布线当中的第一垂直布线至第k垂直布线的从第一端延伸出的部分，以及第一垂直布线至第k垂直布线的第一端与第一芯片焊盘至第k芯片焊盘之间的连接部；以及模制层，其覆盖芯片层叠物，围绕垂直布线并覆盖涂覆层。盖涂覆层。盖涂覆层。

【技术实现步骤摘要】
包括层叠的半导体芯片的半导体封装件及其制造方法


[0001]本公开的实施方式总体上涉及一种半导体封装件，更具体地，涉及一种包括层叠在基板上的多个芯片的半导体封装件。

技术介绍

[0002]电子产品需要处理大量数据，同时具有较小体积。因此，对提高这种电子产品中所使用的半导体装置的集成度的需求日益增加。
[0003]然而，由于半导体集成技术的限制，仅单个半导体芯片不能满足所需的容量。因此，制造了内部嵌入有多个半导体芯片的半导体封装件。
[0004]尽管半导体封装件包括多个半导体芯片，但是需要满足诸如提高精度和操作速度、最小化尺寸、简化工艺和降低成本之类的各种要求。

技术实现思路

[0005]在一个实施方式中，一种半导体封装件可以包括：芯片层叠物，其包括分别具有第一芯片焊盘至第N芯片焊盘的第一半导体芯片至第N半导体芯片，第一芯片焊盘至第N芯片焊盘分别形成在第一半导体芯片至第N半导体芯片的有源表面中，并且第一半导体芯片至第N半导体芯片沿垂直方向依次层叠，使得第一芯片焊盘至第N芯片焊盘被暴露，其中，N为等于或大于2的自然数；第一垂直布线至第N垂直布线，其具有分别连接至第一芯片焊盘至第N芯片焊盘的第一端，并在垂直方向上延伸；涂覆层，其围绕第一垂直布线至第N垂直布线当中的第一垂直布线至第k垂直布线的从第一端延伸出的部分，以及第一垂直布线至第k垂直布线的第一端与第一芯片焊盘至第k芯片焊盘之间的连接部，其中，k是等于或大于1且等于或小于(N-1)的自然数；以及模制层，其覆盖芯片层叠物，围绕垂直布线并覆盖涂覆层。
[0006]在一个实施方式中，一种用于制造半导体封装件的方法可以包括以下步骤：形成芯片层叠物，该芯片层叠物包括分别具有第一芯片焊盘至第N芯片焊盘的第一半导体芯片至第N半导体芯片，第一芯片焊盘至第N芯片焊盘分别形成在第一半导体芯片至第N半导体芯片的有源表面上，并且第一半导体芯片至第N半导体芯片沿垂直方向依次层叠，使得第一芯片焊盘至第N芯片焊盘被暴露，其中，N为等于或大于2的自然数；形成第一垂直布线至第N垂直布线，该第一垂直布线至该第N垂直布线具有分别连接至第一芯片焊盘至第N芯片焊盘的第一端，并在垂直方向上延伸；形成涂覆层，该涂覆层围绕第一垂直布线至第N垂直布线当中的第一垂直布线至第k垂直布线的从第一端延伸出的部分，以及第一垂直布线至第k垂直布线的第一端与第一芯片焊盘至第k芯片焊盘之间的连接部，其中，k是等于或大于1且等于或小于(N-1)的自然数；以及形成覆盖芯片层叠物，围绕垂直布线并覆盖涂覆层的模制层。
附图说明
[0007]图1A、图1B、图2A、图2B、图3A、图3B、图4、图5和图6是用于描述根据一个实施方式
的半导体封装件及其制造方法的图。
[0008]图7是例示了垂直布线的扫掠的图。
[0009]图8是例示了根据一个实施方式的半导体封装件的截面图。
[0010]图9A和图9B是用于描述根据一个实施方式的制造半导体封装件的方法的截面图。
具体实施方式
[0011]下面参照附图描述所公开技术的各种示例和实现。
[0012]附图可能不一定按比例绘制，并且在一些情况下，可能已经放大了附图中至少一些结构的比例，以便清楚地例示所描述的示例或实现的特定特征。在以多层结构呈现具有两个或更多个层的附图或描述中的示例时，所示出的这样的层的相对定位关系或这些层的排列顺序反映了所描述或所示的示例的特定实现，并且不同的相对定位关系或层的排列顺序也是可以的。另外，多层结构的所描述或示出的示例可能无法反映该特定多层结构中存在的所有层(例如，在两个所示出的层之间可以存在一个或更多个附加层)。作为示例，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“之上”或者在基板“上”或“之上”时，第一层可以直接形成在第二层或基板上，但是也可以表示其中一个或更多个其它中间层可以存在于第一层与第二层或基板之间。
[0013]各种实施方式可以涉及能够抑制制造工艺期间的缺陷的、包括层叠的半导体芯片的半导体封装件及该半导体封装件的制造方法。
[0014]图1A至图6是用于描述根据一个实施方式的半导体封装件及用于制造该半导体封装件的方法的图。图1A、图2A、图3A、图4、图5和图6是截面图，并且图1B、图2B和图3B是分别对应于图1A、图2A和图3A的平面图。图1B、图2B和图3B例示了一个芯片层叠物，并且图1A、图2A和图3A是分别沿图1B、图2B和3B的X-X
′
线截取的截面图，并且例示了两个芯片层叠物。
[0015]首先，将描述制造方法。
[0016]参照图1A和图1B，可以提供承载基板100。承载基板100可以是玻璃承载基板、陶瓷承载基板等。另选地，承载基板100可以是晶圆，并且可以在承载基板100上同时形成多个封装件。
[0017]然后，芯片层叠物200可以形成在承载基板100的第一表面101上。芯片层叠物200可以包括沿着与承载基板100的第一表面101垂直的方向层叠的多个半导体芯片210、220、230和240。
[0018]图1A例示了两个芯片层叠物200沿着与承载基板100的第一表面101平行的第一方向排列。然而，本实施方式不限于此，而是可以沿各种方向排列一个或更多个芯片层叠物200。图1A例示了一个芯片层叠物200包括四个半导体芯片210、220、230和240。然而，本实施方式不限于此，而是一个芯片层叠物200中包括的半导体芯片的数量可以改变为各种值。在下文中，为了便于描述，根据距承载基板100的距离，四个半导体芯片210、220、230和240分别被称为第一半导体芯片210、第二半导体芯片220、第三半导体芯片230和第四半导体芯片240。此外，为了便于描述，将在垂直方向上相对靠近承载基板100的位置称为下/底位置，并且将相对远离承载基板100的位置称为上/顶位置。例如，第一半导体芯片210可以称为位于芯片层叠物200的最下部，并且第四半导体芯片240可以称为位于芯片层叠物200的最上部。然而，制成的封装件可以上下颠倒。在这种情况下，封装件的底部/下部和顶部/上部可以互
换。
[0019]第一半导体芯片210可以包括第一有源表面216和第一无源表面217；第二半导体芯片220可以包括第二有源表面226和第二无源表面227；第三半导体芯片230可以包括第三有源表面236和第三无源表面237；以及第四半导体芯片240可以包括第四有源表面246和第四无源表面247。第一有源表面216至第四有源表面246不面对承载基板100的第一表面101，并且第一无源表面217至第四无源表面247位于第一有源表面216至第四有源表面246的相对侧以面对承载基板100的第一表面101。第一半导体芯片210可以包括设置在第一有源表面216上的第一芯片焊盘212；第二半导体芯片220可以包括设置在第二有源表面226上的第二芯片焊盘222；第三半导体芯片230可以包括设置在第三有源表面236上的第三芯片焊盘232本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，该半导体封装件包括：芯片层叠物，该芯片层叠物包括分别具有第一芯片焊盘至第N芯片焊盘的第一半导体芯片至第N半导体芯片，所述第一芯片焊盘至所述第N芯片焊盘分别形成在所述第一半导体芯片至所述第N半导体芯片的有源表面中，并且所述第一半导体芯片至所述第N半导体芯片沿垂直方向依次层叠，以使得所述第一芯片焊盘至所述第N芯片焊盘被暴露，其中，N为等于或大于2的自然数；第一垂直布线至第N垂直布线，该第一垂直布线至该第N垂直布线具有分别连接至所述第一芯片焊盘至所述第N芯片焊盘的第一端，并在所述垂直方向上延伸；涂覆层，该涂覆层围绕所述第一垂直布线至所述第N垂直布线当中的所述第一垂直布线至第k垂直布线的从所述第一端延伸出的部分，以及所述第一垂直布线至所述第k垂直布线的所述第一端与所述第一芯片焊盘至第k芯片焊盘之间的连接部，其中，k是等于或大于1且等于或小于N-1的自然数；以及模制层，该模制层覆盖所述芯片层叠物、围绕所述垂直布线并覆盖所述涂覆层。2.根据权利要求1所述的半导体封装件，其中，所述涂覆层围绕所述芯片层叠物的侧壁的至少一部分。3.根据权利要求1所述的半导体封装件，其中，所述涂覆层的一个表面位于与位于所述第一半导体芯片的所述有源表面的相对侧上的无源表面相同的水平处，并且所述涂覆层的位于所述一个表面的相对侧的另一表面位于所述第一半导体芯片的所述有源表面与所述第N半导体芯片的所述有源表面之间的水平处。4.根据权利要求1所述的半导体封装件，其中，所述涂覆层具有比所述模制层低的填料含量。5.根据权利要求1所述的半导体封装件，其中，所述第一垂直布线至所述第N垂直布线的位于所述第一端的相对侧上的第二端通过所述模制层的一个表面暴露出来。6.根据权利要求5所述的半导体封装件，其中，所述第一垂直布线至所述第N垂直布线的所述第二端和所述模制层的所述一个表面形成平坦表面。7.根据权利要求6所述的半导体封装件，该半导体封装件还包括：再分配层，该再分配层形成在所述平坦表面上，并且电连接到所述第一垂直布线至所述第N垂直布线的所述第二端。8.根据权利要求7所述的半导体封装件，其中，所述再分配层包括：第一再分配介电层，该第一再分配介电层覆盖所述模制层的所述一个表面并且具有所述第一垂直布线至所述第N垂直布线的所述第二端通过其暴露的开口；再分配导电层，该再分配导电层形成在所述第一再分配介电层上，并且通过所述开口电连接到所述第一垂直布线至所述第N垂直布线的所述第二端；以及第二再分配介电层，该第二再分配介电层覆盖所述再分配导电层并且具有所述再分配导电层的一部分通过其暴露的开口。9.根据权利要求8所述的半导体封装件，该半导体封装件还包括：外部连接端子，该外部连接端子通过所述第二再分配介电层的每个开口电连接至所述再分配导电层。10.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片至所述第N半导体芯片包括以朝向一侧偏移的方式层叠的所述第一半导体芯片至第k半导体芯片以及以朝向
与所述一侧的相对侧对应的另一侧偏移的方式层叠的第(k+1)半导体芯片至所述第N半导体芯片，其中，k是等于或大于1且小于或等于N-1的自然数。11.根据权利要求10所述的半导体封装件，其中，所述第一半导体芯片的所述第一芯片焊盘至所述第k半导体芯片的所述第k芯片焊盘被设置在所述第一半导体芯片至所述第k半导体芯片的所述另一侧的边缘处，并且所述第(k+1)半导体芯片的第(k+1)半导体芯片焊盘至所述第...

【专利技术属性】
技术研发人员：金载敏，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：