半导体器件及其形成方法技术

一种方法包括：在半导体衬底上方形成外延半导体层，以及蚀刻外延半导体层和半导体衬底以形成半导体条，该半导体条包括用作心轴的上部和位于心轴下方的下部。上部是外延半导体层的剩余部分，并且下部是半导体衬底的剩余部分。该方法还包括从心轴的第一侧壁开始生长第一半导体鳍，从心轴的第二侧壁开始生长第二半导体鳍。第一侧壁和第二侧壁是心轴的相对侧壁。基于第一半导体鳍形成第一晶体管。基于第二半导体鳍形成第二晶体管。本发明专利技术的实施例还涉及半导体器件及其形成方法。涉及半导体器件及其形成方法。涉及半导体器件及其形成方法。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术的实施例涉及半导体器件及其形成方法。

技术介绍

[0002]随着集成电路不断按比例缩小以及对集成电路的速度的要求越来越高，晶体管需要具有更高的驱动电流和越来越小的尺寸。由此开发出鳍式场效应晶体管(FinFET)。在传统的FinFET形成工艺中，可以通过在硅衬底中形成沟槽，用介电材料填充沟槽以形成浅沟槽隔离(STI)区，然后使STI区的顶部凹进来形成半导体鳍。因此，STI区的凹进部分之间的硅衬底部分形成半导体鳍，在半导体鳍上形成FinFET。

技术实现思路

[0003]本专利技术的实施例提供了一种形成半导体器件的方法，包括：在半导体衬底上方形成外延半导体层；蚀刻所述外延半导体层和所述半导体衬底以形成半导体条，所述半导体条包括：上部，用作心轴，其中，所述上部是所述外延半导体层的剩余部分；和下部，位于所述心轴下方，其中，所述下部是所述半导体衬底的剩余部分；从所述心轴的第一侧壁开始生长第一半导体鳍；从所述心轴的第二侧壁开始生长第二半导体鳍，其中，所述第一侧壁和所述第二侧壁是所述心轴的相对侧壁；基于所述第一半导体鳍形成第一晶体管；以及基于所述第二半导体鳍形成第二晶体管。
[0004]本专利技术的另一实施例提供了一种形成半导体器件的方法，包括：执行第一外延以从半导体心轴的第一侧壁和第二侧壁生长第一半导体鳍和第二半导体鳍；在所述第一半导体鳍和所述第二半导体鳍中的每个的第一部分上形成伪栅极堆叠件；去除所述第一半导体鳍和所述第二半导体鳍中的每个的第二部分；氧化所述半导体心轴以形成介电鳍；在由所述第一半导体鳍和所述第二半导体鳍的去除的第二部分留下的空间中分别生长第一伪半导体区和第二伪半导体区；分别用第一源极/漏极区和第二源极/漏极区替换所述第一伪半导体区和所述第二伪半导体区；以及用替换栅极堆叠件替换所述伪栅极堆叠件。
[0005]本专利技术的又一实施例提供了一种半导体器件，包括：块状半导体衬底；半导体条，位于所述块状半导体衬底上方并且连接到所述块状半导体衬底；栅极堆叠件，包括与所述半导体条重叠并接触的第一部分；第一半导体鳍和第二半导体鳍，接触所述栅极堆叠件的所述第一部分的相对侧壁，其中，所述栅极堆叠件还包括：第二部分，位于所述第一半导体鳍的与所述第一部分相对的侧上；第三部分，位于所述第二半导体鳍的与所述第一部分相对的侧上；第一源极/漏极区，连接所述第一半导体鳍的侧壁；以及第二源极/漏极区，连接所述第二半导体鳍的侧壁。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了
清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1至图5、图6A、图6B、图7A、图7B、图7C、图7D、图8A、图8B、图8C、图8D、图9A、图9B、图9C、图9D、图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C、图12D、图12E、图13A、图13B、图13C、图13D、图14A、图14B、图14C、图14D、图15A、图15B、图15C、图15D、图16A、图16B、图16C、图16D、图16E、图17A、图17B、图17C、图17D、图18A、图18B、图18C、图18D、图19A、图19B、图19C、图19D、图20A、图20B、图20C、图20D、图21A、图21B、图21C、图21D、图22和图23示出了根据一些实施例的鳍式场效应晶体管(FinFET)的形成中的中间阶段的截面图和顶视图。
[0008]图24示出了根据一些实施例的用于形成FinFET的工艺流程。
具体实施方式
[0009]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。如本文使用的，在第二部件上形成第一部件是指形成与第二部件直接接触的第一部件。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0010]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
[0011]根据一些实施例提供了具有高密度的鳍式场效应晶体管(FinFET)和/或全环栅(GAA)晶体管及其形成方法。根据一些实施例示出了FinFET的形成中的中间阶段。讨论了一些实施例的一些变型。在各种视图和说明性实施例中，相同的附图标记用于表示相同的元件。根据本专利技术的一些实施例，半导体鳍形成为心轴，并且两个半导体鳍生长在心轴的相对侧上。基于两个半导体鳍形成多栅极晶体管(诸如FinFET或GAA晶体管)。心轴被氧化以形成介电鳍，介电鳍将两个晶体管的源极/漏极区彼此电隔离。尽管可以将方法实施例讨论为以特定顺序执行，但是可以以任何逻辑顺序执行其他方法实施例。
[0012]根据本专利技术的一些实施例示出了形成多栅极晶体管的中间阶段的截面图和顶视图。相应的工艺也在图24所示的工艺流程中示意性地反映。
[0013]在图1中，提供了衬底20(其是晶圆的一部分)。衬底20可以是半导体衬底，诸如块状半导体衬底。也可以使用其他衬底，诸如多层或梯度衬底。在一些实施例中，半导体衬底20的半导体材料可包括硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或它们的组合。
[0014]半导体层22外延生长在半导体衬底20上。相应的工艺在图24所示的工艺流程200
中示出为工艺202。半导体层22由与半导体衬底20不同的材料形成。在本专利技术的一些实施例中，半导体层22包括锗，并且可以包括硅锗或锗(不含硅)。锗原子百分比可以高于约20％，并且可以在约20％和100％之间的范围内。当半导体衬底20由硅或硅锗形成时，半导体层22和半导体衬底20中的锗原子百分比的差异高于约20。
[0015]参考图2，图案化的衬垫层24和掩模层26形成在半导体层22上以用作蚀刻掩模。衬垫层24和掩模层26可以形成为毯状层，然后将毯状层图案化。为了图案化衬垫层24和掩模层26，在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体器件的方法，包括：在半导体衬底上方形成外延半导体层；蚀刻所述外延半导体层和所述半导体衬底以形成半导体条，所述半导体条包括：上部，用作心轴，其中，所述上部是所述外延半导体层的剩余部分；和下部，位于所述心轴下方，其中，所述下部是所述半导体衬底的剩余部分；从所述心轴的第一侧壁开始生长第一半导体鳍；从所述心轴的第二侧壁开始生长第二半导体鳍，其中，所述第一侧壁和所述第二侧壁是所述心轴的相对侧壁；基于所述第一半导体鳍形成第一晶体管；以及基于所述第二半导体鳍形成第二晶体管。2.根据权利要求1所述的方法，其中，形成所述第一晶体管包括形成p型晶体管，并且形成所述第二晶体管包括形成n型晶体管。3.根据权利要求1所述的方法，其中，形成所述第一晶体管包括：在所述第一半导体鳍的一部分上形成伪栅极堆叠件；去除所述伪栅极堆叠件以暴露所述第一半导体鳍的所述部分；蚀刻直接位于所述第一半导体鳍的所述部分下方的介电区；以及形成围绕所述第一半导体鳍的所述部分的替换栅极堆叠件。4.根据权利要求1所述的方法，还包括在所述第一半导体鳍上生长伪半导体层，其中，所述伪半导体层和所述第一半导体鳍由不同的半导体材料形成。5.根据权利要求1所述的方法，其中，蚀刻所述外延半导体层和所述半导体衬底还在所述半导体条的相对侧上形成第一沟槽和第二沟槽，并且所述方法还包括：在所述第一沟槽和所述第二沟槽中分别形成第一隔离区和第二隔离区；以及蚀刻所述第一隔离区的第一部分和所述第二隔离区的第二部分以形成凹槽，其中，在所述凹槽中生长所述第一半导体鳍和所述第二半导体鳍。6.根据权利要求1所述的方法，其中，形成所述第一晶体...

【专利技术属性】
技术研发人员：王培勋，陈仕承，林群雄，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：