用于产生具有可控脉冲宽度的脉冲输出的电路制造技术

提供一种用于电路的系统、方法及设备，此电路用于产生具有可控脉冲宽度的脉冲输出。系统及方法可包括具有多个级的延迟线。每级延迟计算电路为用以使用第一时脉输入来确定延迟线的每级延迟。脉冲产生电路用以基于每级延迟使用第二时脉输入而使用延迟线产生脉冲输出，第二时脉输入具有比第一时脉输入低的频率。

【技术实现步骤摘要】
用于产生具有可控脉冲宽度的脉冲输出的电路
本揭示案中所述的技术通常是关于电子系统，且更特定言之是关于脉冲信号产生。
技术介绍
脉冲信号为用于多种目的的数字电路中的常见机制，诸如，用信号通知存储读取/写入时间，指示事件的发生，提供时序同步，等等。电路的正确功能通常指示脉冲信号有指定宽度。未被提供达足够长时间的脉冲可能导致不完整的下游过程或可能根本无法侦测到。经提供达过长时间的脉冲可能导致错误的下游电路操作(例如，原本为单个脉冲者可能被解释为多个脉冲)。因此，准确的脉冲持续时间(亦即，宽度)会确保数字电路的正确功能。随着电路大小缩小且操作速度增大，包括脉冲产生的所有态样的功率及电路面积效率变得非常重要。
技术实现思路
一种用于产生具有一可控脉冲宽度的一脉冲输出的电路，其特征在于，包括一延迟线、一每级延迟计算电路及一脉冲产生电路。延迟线具有多个级；每级延迟计算电路用以使用一第一时脉输入来确定延迟线的一每级延迟；脉冲产生电路用以基于每级延迟使用一第二时脉输入而使用延迟线产生脉冲输出，第二时脉输入具有比第一时脉输入低的一频率。附图说明当结合随附诸图阅读时，得以自以下详细描述最佳地理解本揭示案的态样。应注意，根据行业上的标准实务，各种特征未按比例绘制。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。图1图示根据本揭示案的各种实施例的示例性宽度可控脉冲产生器；图2图示根据本揭示案的各种实施例的用于基于延迟线的两个选定级的输出产生脉冲输出的示例性电路；图3图示根据本揭示案的各种实施例的脉冲产生电路的信号的示例性时序图；图4图示根据本揭示案的各种实施例的利用复制延迟线来确定每级延迟的示例性宽度可控脉冲产生器；图5图示根据本揭示案的各种实施例的使用时间与数字转换器及周期级计算器来确定每级延迟的示例性宽度可控脉冲产生器；图6图示根据本揭示案的各种实施例的示例性时间与数字转换器；图7图示根据本揭示案的各种实施例的由时间与数字转换器产生的示例性取样阵列；图8图示根据本揭示案的各种实施例的取样阵列的循环的不同实例定义；图9图示用于产生使用单个延迟线的脉冲输出的示例性电路；图10为产生具有可控宽度的脉冲输出的示例性方法的流程图，此示例性方法包括存取具有多个级的延迟线。【符号说明】102:宽度可控脉冲产生器104:延迟线106:脉冲输出108:脉冲产生电路110:每级延迟计算电路412:复制延迟线500:脉冲产生器502:脉冲产生电路504:延迟线506:相位选择电路508:脉冲宽度限幅电路510:每级延迟计算电路512:复制延迟线514:时间与数字转换器516:周期级计算器602:第一取样电路604:最终取样电路902:电路904:延迟线906:每级延迟计算电路908:脉冲产生电路1002、1004、1006:方块具体实施方式以下揭示内容提供用于实施所提供标的的不同特征的许多不同实施例或实例。以下描述部件及布置的特定实例以简化本揭示案。当然，此些仅为实例，且并不意欲为限制性的。举例而言，在如下描述中第一特征在第二特征之上或在第二特征上形成可包括其中第一特征与第二特征形成为直接接触的实施例，且亦可包括其中额外特征可在第一特征与第二特征之间形成而使得第一特征与第二特征可不直接接触的实施例。另外，本揭示案可在各种实例中重复元件符号及/或字母。此重复是出于简化及清楚目的，且其自身并不表示所论述的各种实施例及/或配置之间的关系。传统上，已使用高速时脉来提供准确的脉冲产生，其中最小的可产生脉冲宽度是由时脉频率或由大面积消耗解决方案(诸如，电荷泵控制回路)决定。此些传统方法在功率及电路面积中的一者/两者中是低效的。本文所述的某些实施例利用包括多个延迟级的延迟线。量测与彼些级中的一者相关联的延迟(每级延迟)。使用彼些延迟线级中的两者的输出产生所要宽度的脉冲，其中基于所量测的每级延迟来确定用于产生此脉冲的精确级。以此方式，最小的可产生脉冲宽度是基于延迟线的每级延迟(而不是输入时脉频率)，从而使得能够产生准确的小脉冲宽度，而无需功耗的快速输入时脉。图1图示根据本揭示案的各种实施例的示例性宽度可控脉冲产生器。宽度可控脉冲产生器102利用延迟线104以使用脉冲产生电路108产生脉冲输出106。在实施例中，脉冲输出宽度总是相同并预程序化至脉冲产生电路108中。在其他实施例中，所要脉冲宽度为可控的(例如，经由至脉冲产生电路108的输入)，且可在宽度可控脉冲产生器102的操作期间在运作中受控制。实施例中的延迟线104由串联连接的多个延迟级(例如，缓冲级)构成。来自彼些级中的每一者的输出可经由分接线而可用于脉冲产生电路108。选定延迟线104级中的两者的输出，以产生具有所要宽度的脉冲输出106，其中对不同级的选择导致不同宽度的脉冲，其中在一些实施例中，脉冲产生电路108利用由每级延迟计算电路110所确定的每级延迟。图2图示根据本揭示案的各种实施例的用于基于延迟线的两个选定级的输出产生脉冲输出的示例性电路。延迟线104由诸多级(例如，以三角形表示的缓冲电路，其中每一级具有相关联的分接线，可自此分接线单独地存取每一级的输出)构成。经由两个多工器(MUX1,MUX2)来存取选定级的输出，并将其提供至SR(设定-重设)正反器(在此实例中其包括如所图示连接的两个或非门)，作为输入DR及DS，以便产生如图3中所图示的脉冲输出。通过选择来自不同级的输出(例如，相隔1级的输出，相隔3级的输出，相隔8级的输出)，脉冲产生电路108可选择性地控制所产生脉冲的宽度。图3图示根据本揭示案的各种实施例的脉冲产生电路108的信号的示例性时序图。在图3的实例中，将延迟线的第一级的分接输出提供至SR正反器的DR输入，且将延迟线的第二级的分接输出提供至SR正反器的DS输入。对应地，SR正反器输出脉冲(PWG_OUT)，此脉冲具有与DR及DS输入的上升沿之间的时间差相关联的宽度。通过为DS输入选择不同级的分接线(例如，使用图2中所图示的MUX2)，将具有不同宽度的脉冲输出为PWG_OUT。举例而言，若后一级被分接且输出至DS，则DR及DS的上升沿之间的时间将较长，从而导致PWG_OUT的较宽脉冲输出。以此方式，由脉冲产生电路108产生的脉冲的宽度可在运作中改变，诸如，基于由脉冲产生电路108接收到的控制信号。用以产生输出脉冲的延迟线受输入时脉(FREF)控制。如本文中进一步论述，此时脉信号(有时在本文中称作第二时脉输入)可实施为具有基于需要产生的频率脉冲来选择的频率的相对慢的时脉(例如，50MHz)，其中可经由延迟线级的输出的分接对在FREF时脉的每个循环产生介于1个与(延迟线级/2)个之间的脉冲。第二时脉频率仅限制可产生脉冲的速度，而不限制脉冲的宽度，脉冲的宽度取决于与本文档来自技高网...

【技术保护点】
1.一种用于产生具有一可控脉冲宽度的一脉冲输出的电路，其特征在于，包括：/n一延迟线，该延迟线具有多个级；/n一每级延迟计算电路，该每级延迟计算电路用以使用一第一时脉输入来确定该延迟线的一每级延迟；以及/n一脉冲产生电路，该脉冲产生电路用以基于该每级延迟使用一第二时脉输入而使用该延迟线产生该脉冲输出，该第二时脉输入具有比该第一时脉输入低的一频率。/n

【技术特征摘要】
20190627 US 62/867,328;20200103 US 16/733,3791.一种用于产生具有一可控脉冲宽度的一脉冲输出的电路，其特征在于，包括：
一延迟线，...

【专利技术属性】
技术研发人员：沈瑞滨，蔡铭宪，张智贤，蔡宗宪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71