针对单稳态的PVT补偿延迟单元制造技术

本公开的实施例涉及针对单稳态的PVT补偿延迟单元。单稳态电路包括：具有基准发生器的延迟单元，基准发生器基于PVT不变电阻和阈值电压来生成基准电流；以及具有输出电容器和输出电路的延迟块，输出电路响应于输入信号，根据基准电流来改变在输出电容器上存储的电荷量。反相器具有耦合到输出电路的输入。逻辑电路将反相器的输出与输入信号进行逻辑组合，以生成单稳态触发脉冲。输出电路包括：响应于输入信号的第一逻辑状态而向输出电容器发出基准电流的电流源；以及响应于输入信号的第二逻辑状态而从输出电容器汲取电流以使得输出电容器放电的电流宿。

【技术实现步骤摘要】
针对单稳态的PVT补偿延迟单元
本申请涉及激光驱动领域，并且具体地涉及用于针对激光驱动电路来生成触发脉冲的电路。
技术介绍
飞行时间测距应用(例如，光检测和测距(LIDAR))利用激光二极管(通常是红外)，激光二极管由脉冲驱动电流驱动，以使得其在给定方向上发射短的激光脉冲。激光脉冲在该给定方向上被(可能的)对象反射，并且接收器接收并读取经反射的激光脉冲。接收器利用适当的时间基准，测量发射激光脉冲和接收经反射的激光脉冲之间的经过时间。根据该经过时间，可以评估到对象的距离。除本领域技术人员已知和理解的与该技术有关的典型挑战(例如，暗脉冲、接收到的反射脉冲的平均化、以及使用后处理来获得期望的准确度)，期望减小激光脉冲的脉冲宽度。例如，考虑到激光脉冲到达对象、从对象反射并返回到接收器所经过的时间，因为光速是已知的并且是常数，所以可以确定到对象的距离；因此，作为数值示例，每个1ns的时间t可以与距离d＝2*c*t＝60cm相关联，其中c是光速。因此，如果期望准确地区分60cm以下的距离，那么1ns量级的光脉冲将无用。由于光脉冲的脉冲宽度与脉冲驱动电流的脉冲宽度相关，因此期望能够产生具有较短脉冲宽度的脉冲驱动电流，使得可以减小激光脉冲的脉冲宽度，从而提高准确性并使得能够区分更短的距离。附加地，尽管工艺、电压和温度变化，但是期望驱动电流的脉冲都具有尽可能稳定的脉冲宽度。由于该脉冲宽度不能相对于待测量的时间而被忽略，因此所描述的稳定性是特别值得关注的。通常，测距系统提供多个激光脉冲序列，接收从对象反射并返回到接收器的反射脉冲，并通过消除噪声、干扰等来执行平均化过程，以提取飞行时间信息。如果驱动电流的脉冲的脉冲宽度不稳定，则在该过程中将引起误差，因此将降低距离测量的准确度。尽管温度和电源随飞行时间系统的变化而变化，但仍期望减少其对驱动电流的脉冲的脉冲宽度的影响，使得其低于临界阈值。已知的现有技术测距系统利用边沿触发的阻尼激光驱动器来产生脉冲驱动电流，以生成用于测距操作的激光脉冲。“边沿触发”是指这些激光驱动器响应于接收到触发信号的边沿而开始生成脉冲驱动电流，并且触发信号的后续边沿不参与脉冲驱动电流的生成。这些现有技术测距系统利用边沿触发的阻尼激光驱动器生成的脉冲驱动电流在图1A中示出。在进行空间精度的测距测量时，需要尖锐的窄驱动脉冲。然而，应当理解，现有技术的激光驱动器涉及某些折衷。驱动脉冲越窄，其上升和下降越尖锐。下降过于尖锐可能会导致“振铃”，驱动脉冲的驱动电流由此振荡(如标记为“振荡”的虚线所示)，振荡的幅度可能足以引起发射第二(未计划的)激光脉冲，这对于任何测距应用都是不期望的。虽然可以将驱动脉冲成形为具有尖锐上升和缓慢下降(由标记为“缓慢”的虚线所示)，但是缓慢下降会影响效率，因此是不期望的。因此，现有的现有技术测距系统抑制(但不加宽)了驱动脉冲的下降，从而产生以实线示出的脉冲。尽管这些现有技术设计使得能够在不产生振铃的情况下生成脉冲驱动电流，但是它们不能为某些目的充分减小所产生的激光驱动电流的脉冲宽度，也无法产生对于某些目的所期望的高的激光驱动电流脉冲，并且恢复时间比某些目的所期望的时间长。如与本申请同时提交的题为“LASERDRIVEINCORPORATINGCLAMPINGCIRCUITWITHFREEWHEELINGDIODE”的美国专利申请序列号16/454,717所公开的(其内容通过引用整体并入(并且是专利技术性的，并且不认为是现有技术))，可以设计生成非常窄的激光驱动电流脉冲的欠阻尼脉冲触发(相对于边沿触发)的激光驱动器拓扑。由于这样的激光驱动器的欠阻尼性质，所产生的激光驱动电流脉冲的脉冲宽度的窄度与触发脉冲的脉冲宽度的窄度直接相关。附加地，为了所产生的驱动脉冲之间的一致性，期望触发脉冲具有精确相同的持续时间，因此期望触发脉冲的持续时间被精确地控制。虽然存在可以产生触发脉冲的现有技术的延迟单元，但是其性能对于美国专利申请序列号16/454,717中所公开的应用是不足的，因此需要进一步的发展。
技术实现思路
本文公开了包括延迟单元的单稳态电路。延迟单元包括：基准反相器，基准反相器的输入被耦合至其输出，并且基准反相器被配置为生成阈值电压；基准电流发生器，被配置为根据阈值电压以及工艺、电压和温度(PVT)不变电阻来生成基准电流；以及延迟块。延迟块包括输出电容器和被配置为响应于输入信号而根据基准电流来改变输出电容器上存储的电荷量的输出电路。输出反相器具有与延迟块的输出电路耦合的输入，并具有输出，并且逻辑电路被配置为将输出反相器的输出与输入信号进行逻辑组合来生成单稳态触发脉冲。延迟块的输出电路可以包括：电流源，被配置为响应于输入信号的第一逻辑状态而向输出电容器发出基准电流；以及电流宿(sink)，被配置为响应于输入信号的第二逻辑状态，从输出电容器汲取电流来使得输出电容器放电。延迟块的输出电路可以包括：第一p沟道晶体管，具有被耦合以接收基准电流的源极、漏极和被耦合以接收输入信号的栅极；第二p沟道晶体管，具有与第一p沟道晶体管的源极耦合的源极、耦合到接地的漏极以及被耦合以接收输入信号的互补的栅极；以及n沟道晶体管，具有与第一p沟道晶体管的漏极耦合的漏极、耦合到接地的源极以及被耦合以接收输入信号的栅极。输出电容器可以被耦合在n沟道晶体管的漏极与接地之间。延迟块的输出电路还可以包括输出反相器，输出反相器具有与n沟道晶体管的漏极耦合的输入、以及与输出反相器耦合的输出。基准电流发生器可以包括：基准电压发生器，其被配置为生成基准电压；以及第一跨导放大器，其具有被耦合以接收基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出。基准电流发生器还可以包括：PVT不变电阻；以及n沟道晶体管，其具有漏极、与PVT不变电阻耦合的源极以及与第一跨导放大器的输出耦合的栅极，其中PVT不变电阻被耦合在n沟道晶体管的源极和接地之间。p沟道晶体管可以具有耦合到电源电压的源极、与基准电流发生器的n沟道晶体管的漏极耦合的漏极、以及与基准电流发生器的p沟道晶体管的漏极耦合的栅极。延迟块可以包括第三p沟道晶体管，第三p沟道晶体管具有耦合到电源电压的源极、与延迟块的输出电路的第一p沟道晶体管的源极耦合的漏极、以及与基准电流发生器的p沟道晶体管的栅极耦合的栅极。PVT不变电阻可以包括：基准电阻发生器，其被配置为基于带隙电流和带隙电压来生成基准电阻；以及耦合至基准电阻发生器的复制电阻发生器，其被配置为生成针对PVT不变电阻的、与基准电阻的电阻值相等的电阻值。PVT不变电阻可以包括：被耦合以向节点提供带隙电流的带隙电流发生器；以及跨导放大器，具有耦合至节点的第一输入、被耦合以接收带隙电压的第二输入、以及输出。PVT不变电阻还可以包括基准电阻发生器，基准电阻发生器包括：第一基准n沟道晶体管，具有通过第一基准电阻器耦合至节点的漏极、耦合至接地的源极、以及与PVT不变电阻的跨导放大器的输出耦合的栅极；以及第二基准n沟道晶体管，具有通过第二基准电阻器耦合到节点的漏极、耦合到接地的源极、以及通过本文档来自技高网...

【技术保护点】
1.一种单稳态电路，包括：/n延迟单元，包括：/n基准反相器，所述基准反相器的输入被耦合至所述基准反相器的输出，并且所述基准反相器被配置为生成阈值电压；/n基准电流发生器，被配置为根据所述阈值电压和工艺、电压和温度(PVT)不变电阻来生成基准电流；以及/n延迟块，包括：/n输出电容器；以及/n输出电路，被配置为响应于输入信号，根据所述基准电流来改变在所述输出电容器上存储的电荷量；/n输出反相器，具有输入并且具有输出，所述输出反相器的所述输入被耦合到所述延迟块的所述输出电路；以及/n逻辑电路，被配置为将所述输出反相器的所述输出与所述输入信号进行逻辑组合以生成单稳态触发脉冲。/n

【技术特征摘要】
20190627 US 16/454,8721.一种单稳态电路，包括：
延迟单元，包括：
基准反相器，所述基准反相器的输入被耦合至所述基准反相器的输出，并且所述基准反相器被配置为生成阈值电压；
基准电流发生器，被配置为根据所述阈值电压和工艺、电压和温度(PVT)不变电阻来生成基准电流；以及
延迟块，包括：
输出电容器；以及
输出电路，被配置为响应于输入信号，根据所述基准电流来改变在所述输出电容器上存储的电荷量；
输出反相器，具有输入并且具有输出，所述输出反相器的所述输入被耦合到所述延迟块的所述输出电路；以及
逻辑电路，被配置为将所述输出反相器的所述输出与所述输入信号进行逻辑组合以生成单稳态触发脉冲。


2.根据权利要求1所述的单稳态电路，其中所述延迟块的所述输出电路包括：
电流源，被配置为响应于输入信号的第一逻辑状态而向所述输出电容器发出所述基准电流；以及
电流宿，被配置为响应于所述输入信号的第二逻辑状态，从所述输出电容器汲取电流，以使所述输出电容器放电。


3.根据权利要求1所述的单稳态电路，
其中所述延迟块的所述输出电路包括：
第一p沟道晶体管，具有源极、漏极和栅极，所述第一p沟道晶体管的所述源极被耦合以接收所述基准电流，所述第一p沟道晶体管的所述栅极被耦合以接收所述输入信号；
第二p沟道晶体管，具有源极、漏极和栅极，所述第二p沟道晶体管的所述源极被耦合到所述第一p沟道晶体管的所述源极，所述第二p沟道晶体管的所述漏极被耦合到接地，所述第二p沟道晶体管的所述栅极被耦合以接收所述输入信号的互补；以及
n沟道晶体管，具有漏极、源极和栅极，所述n沟道晶体管的所述漏极被耦合到所述第一p沟道晶体管的所述漏极，所述n沟道晶体管的所述源极被耦合到接地，所述n沟道晶体管的所述栅极被耦合以接收所述输入信号；并且
其中所述输出电容器被耦合在所述n沟道晶体管的所述漏极与接地之间。


4.根据权利要求3所述的单稳态电路，其中所述延迟块的所述输出电路还包括输出反相器，所述输出反相器具有与所述n沟道晶体管的所述漏极耦合的输入、以及与所述输出反相器耦合的输出。


5.根据权利要求3所述的单稳态电路，
其中所述基准电流发生器包括：
基准电压发生器，被配置为生成基准电压；
第一跨导放大器，具有被耦合以接收所述基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出；
PVT不变电阻；
n沟道晶体管，具有漏极、源极和栅极，所述n沟道晶体管的所述源极被耦合到所述PVT不变电阻，所述n沟道晶体管的所述栅极被耦合到所述第一跨导放大器的所述输出，其中所述PVT不变电阻被耦合在所述n沟道晶体管的所述源极和接地之间；
p沟道晶体管，具有源极、漏极和栅极，所述p沟道晶体管的所述源极被耦合到电源电压，所述p沟道晶体管的所述漏极被耦合到所述基准电流发生器的所述n沟道晶体管的所述漏极，所述p沟道晶体管的所述栅极被耦合到所述基准电流发生器的所述p沟道晶体管的所述漏极；并且
其中所述延迟块包括第三p沟道晶体管，所述第三p沟道晶体管具有源极、漏极和栅极，所述第三p沟道晶体管的所述源极被耦合到所述电源电压，所述第三p沟道晶体管的所述漏极被耦合到所述延迟块的所述输出电路的所述第一p沟道晶体管的所述源极，所述第三p沟道晶体管的所述栅极被耦合到所述基准电流发生器的所述p沟道晶体管的所述栅极。


6.根据权利要求5所述的单稳态电路，其中所述PVT不变电阻包括：
基准电阻发生器，被配置为基于带隙电流和带隙电压来生成基准电阻；以及
复制电阻发生器，被耦合至所述基准电阻发生器，并且被配置为生成针对所述PVT不变电阻的、与所述基准电阻的电阻值相等的电阻值。


7.根据权利要求5所述的单稳态电路，其中所述PVT不变电阻包括：
带隙电流发生器，被耦合以向节点提供带隙电流；
跨导放大器，具有与所述节点耦合的第一输入、被耦合以接收带隙电压的第二输入、以及输出；
基准电阻发生器，包括：
第一基准n沟道晶体管，具有漏极、源极和栅极，所述第一基准n沟道晶体管的所述漏极通过第一基准电阻器而被耦合至所述节点，所述第一基准n沟道晶体管的所述源极被耦合至接地，并且所述第一基准n沟道晶体管的所述栅极被耦合至所述PVT不变电阻的所述跨导放大器的所述输出；
第二基准n沟道晶体管，具有漏极、源极和栅极，所述第二基准n沟道晶体管的所述漏极通过第二基准电阻器而被耦合到所述节点，所述第二基准n沟道晶体管的所述源极被耦合到接地，并且所述第二基准n沟道晶体管的所述栅极通过由选择信号控制的第一开关而选择性地被耦合至所述PVT不变电阻的所述跨导放大器的所述输出；
其中所述PVT不变电阻的所述跨导放大器对所述第一基准n沟道晶体管的所述栅极和所述第二基准n沟道晶体管的所述栅极进行驱动，使得在所述节点处产生的电压等于所述带隙电压；以及
复制电阻发生器，包括：
第一复制n沟道晶体管，具有漏极、源极和栅极，所述第一复制n沟道晶体管的所述漏极通过第一复制电阻器而被耦合至所述基准电流发生器的所述n沟道晶体管的所述源极，所述第一复制n沟道晶体管的所述源极被耦合到接地，并且所述第一复制n沟道晶体管的所述栅极被耦合至所述PVT不变电阻的所述跨导放大器的所述输出；以及
第二基准n沟道晶体管，具有漏极、源极和栅极，所述第二基准n沟道晶体管的所述漏极通过第二复制晶体管而被耦合至所述基准电流发生器的所述n沟道晶体管的所述源极，所述第二基准n沟道晶体管的所述源极被耦合到接地，并且所述第二基准n沟道晶体管的所述栅极通过由选择信号控制的第二开关而选择性地被耦合至所述PVT不变电阻的所述跨导放大器的所述输出。


8.根据权利要求7所述的单稳态电路，还包括反馈电路，所述反馈电路被配置为：将所述PVT不变电阻的所述跨导放大器的所述输出与校准电压进行比较；如果所述跨导放大器的输出电压充分高于所述基准电压，则通过调节所述选择信号以使得所述第一开关和所述第二开关闭合而将所述第二基准n沟道晶体管导通来减小所述跨导放大器的所述输出电压；并且如果所述跨导放大器的所述输出足够低于所述基准电压，则通过调节所述选择信号以使得所述第一开关和所述第二开关断开而将所述第二基准n沟道晶体管关断来增大所述输出电压。


9.根据权利要求1所述的单稳态电路，其中由所述基准反相器生成的所述阈值电压基本上等于所述输出反相器的阈值电压。


10.根据权利要求1所述的单稳态电路，
其中所述延迟块的所述输出电路包括：
第一n沟道晶体管，具有源极、漏极和栅极，所述第一n沟道晶体管的所述源极被耦合以接收所述基准电流，所述第一n沟道晶体管的所述栅极被耦合以接收所述输入信号；
第二n沟道晶体管，具有源极、漏极和栅极，所述第二n沟道晶体管的所述源极被耦合到所述第一n沟道晶体管的所述源极，所述第二n沟道晶体管的所述漏极被耦合至电源电压，所述第二n沟道晶体管的所述栅极被耦合以接收所述输入信号的互补；以及
p沟道晶体管，具有漏极、源极和栅极，所述p沟道晶体管的所述漏极被耦合到所述第一n沟道晶体管的所述漏极，所述p沟道晶体管的所述源极被耦合到所述电源电压，所述p沟道晶体管的所述栅极被耦合以接收所述输入信号；并且
其中所述输出电容器被耦合在所述p沟道晶体管的所述漏极和所述电源电压之间。


11.根据权利要求10所述的单稳态电路，其中所述延迟块的所述输出电路还包括输出反相器，所述输出反相器的输入被耦合至所述延迟块的所述输出电路的所述第一n沟道晶体管的所述漏极。


12.根据权利要求10所述的单稳态电路，
其中所述基准电流发生器包括：
基准电压发生器，被配置为生成基准电压；
第一跨导放大器，具有被耦合以接收所述基准电压的第一输入、被耦合以接收反馈电压的第二输入、以及输出；
PVT不变电阻；
n沟道晶体管，具有漏极、源极和栅极，所述n沟道晶体管的所述源极被耦合到所述PVT不变电阻，所述n沟道晶体管的所述栅极被耦合到...

【专利技术属性】
技术研发人员：M·扎姆普罗戈诺，A·塔杰法，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利;IT