【技术实现步骤摘要】
三维存储器及其制备方法、电子设备
本申请属于电子产品
，具体涉及三维存储器及其制备方法、电子设备。
技术介绍
由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。例如，随着三维存储器层数的增多，在制备的过程中，尤其是在制备栅缝隙时，会导致三维存储器的局部应力越来越大。目前，通常在制备栅缝隙之前，先制备虚拟NAND串，利用虚拟NAND串在制备栅缝隙时使整个三维存储器连接成一个整体，从而解决应力问题。但虚拟NAND串的制备会破坏三维存储器中的其他结构，从而形成结构缺陷，降低三维存储器的稳定性，影响三维存储器的质量。
技术实现思路
鉴于此，本申请第一方面提供了一种三维存储器的制备方法，所述制备方法包括：提供初始三维存储器，所述初始三维存储器包括衬底、覆盖所述衬底的半导体结构，所述半导体结构包括依次层叠设置的第一半导体材料层、第一阻挡层、牺牲层、第二阻挡层、以及第二半导体材料层；形成覆盖所述半导体结构的
【技术保护点】
1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：/n提供初始三维存储器，所述初始三维存储器包括衬底、覆盖所述衬底的半导体结构，所述半导体结构包括依次层叠设置的第一半导体材料层、第一阻挡层、牺牲层、第二阻挡层、以及第二半导体材料层；/n形成覆盖所述半导体结构的第一叠层结构；/n形成贯穿所述第一叠层结构的底部选择栅狭缝；/n形成覆盖所述第一叠层结构与所述底部选择栅狭缝的第二叠层结构；/n形成贯穿所述第二叠层结构的虚拟NAND串，以露出所述底部选择栅狭缝；/n形成贯穿所述叠层结构与所述第二半导体材料层的第一栅缝隙、形成贯穿所述虚拟NAND串的第二栅缝隙，且所述第二栅缝...
【技术特征摘要】
1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：
提供初始三维存储器，所述初始三维存储器包括衬底、覆盖所述衬底的半导体结构，所述半导体结构包括依次层叠设置的第一半导体材料层、第一阻挡层、牺牲层、第二阻挡层、以及第二半导体材料层；
形成覆盖所述半导体结构的第一叠层结构；
形成贯穿所述第一叠层结构的底部选择栅狭缝；
形成覆盖所述第一叠层结构与所述底部选择栅狭缝的第二叠层结构；
形成贯穿所述第二叠层结构的虚拟NAND串，以露出所述底部选择栅狭缝；
形成贯穿所述叠层结构与所述第二半导体材料层的第一栅缝隙、形成贯穿所述虚拟NAND串的第二栅缝隙，且所述第二栅缝隙连通所述第一栅缝隙；
去除位于所述第一栅缝隙内的第二阻挡层；及
去除所述牺牲层，形成空隙以使所述第一半导体材料层保留。
2.如权利要求1所述的制备方法，其特征在于，在“去除位于所述第一栅缝隙内的第二阻挡层”之前，还包括：
形成覆盖所述第一栅缝隙的侧壁与底壁、及所述第二栅缝隙的侧壁与底壁的第一保护层；
去除靠近所述衬底一侧的至少部分所述第一保护层，以使所述第二阻挡层与所述底部选择栅狭缝露出。
3.如权利要求2所述的制备方法，其特征在于，“形成贯穿所述第一叠层结构的底部选择栅狭缝”包括：
形成贯穿所述第一叠层结构的凹槽；
形成覆盖所述凹槽的侧壁与底壁的第二保护层；及
形成覆盖所述第二保护层的所述牺牲层。
4.如权利要求3所述的制备方法，其特征在于，“形成贯穿所述第二叠层结构的虚拟NAND串”包括：
形成贯穿所述第二叠层结构的虚拟NAND串，并使所述虚拟NAND串在所述衬底上的正投影位于所述底部选择栅狭缝在所述衬底上的正投影内。
5.如权利要求3所述的制备方法，其特征在于，在“形成贯穿所述第二叠层结构的虚拟NAND串”之前，还包括：
形成贯穿所述叠层结构与所述半导体结构的NAND串，所述NAND串包括沟道层、以及设于所述沟道层周缘的存储器层。
6.如权利要求5所述的制备方法，其特征在于，“去除所述牺牲层”包括：
去除位于所述第一半导体材料层与所述第二半导体材料层之间的所述牺牲层、以及去除所述凹槽内的所述牺牲层。
7.如权利要求5所述的制备方法，其特征在于，在“去除所述牺牲层”之后，还包括：
去除所述第二保护层、所述第一阻挡层、以及所述第二阻挡层；
去除位于所述空隙内的至少部分所述存储器层，以露出所述沟道层；
在所述空隙内形成所述第一半导体材料层；
去除所述第一保护层；及
在所述第一栅缝隙与所述第二栅缝隙内形成阵列公共源极。
8.如权利要求7所述的制备方法，其特征在于，所述衬底包括依次层叠设置的...
【专利技术属性】
技术研发人员：吴林春，张坤，张中，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。