三维半导体存储器件制造技术

提供一种半导体器件。该半导体器件包括：堆叠结构，该堆叠结构包括在衬底上彼此间隔开的多个电介质层、插设在所述多个电介质层之间的多个电极、和插设在所述多个电介质层之间的多个停止层；以及穿透堆叠结构的垂直沟道结构。所述多个电极和所述多个停止层中的每个分别设置在所述多个电介质层中的相邻电介质层之间，所述多个停止层包括第一停止层和插设在第一停止层与衬底之间的第二停止层，以及所述多个电极中的至少一个插设在第一停止层和第二停止层之间。

【技术实现步骤摘要】
三维半导体存储器件
与示例实施方式一致的装置和方法涉及半导体器件，更具体地，涉及具有改善的可靠性的三维半导体存储器件。
技术介绍
半导体器件已变得越来越集成以满足对改善的性能和降低的制造成本的需求。典型的二维或平面半导体器件的集成主要由单位存储单元占据的面积决定，因此，受形成精细图案的技术水平很大影响。然而，需要昂贵的处理设备来增加图案的精细度，并且可能导致对二维或平面半导体器件的集成度的实际限制。因此，已经提出了具有三维布置的存储单元的三维半导体存储器件。
技术实现思路
一个或更多个示例实施方式提供了一种具有改善的可靠性的三维半导体存储器件。根据一些示例实施方式，一种半导体存储器件包括：堆叠结构，该堆叠结构包括在衬底上彼此间隔开的多个电介质层、插设在所述多个电介质层之间的多个电极、以及插设在所述多个电介质层之间的多个停止层；和穿透堆叠结构的垂直沟道结构。所述多个电极和所述多个停止层中的每个分别设置在所述多个电介质层中的相邻电介质层之间，所述多个停止层包括第一停止层和插设在第一停止层与衬底之间的第二停止层，并且所述多本文档来自技高网...

【技术保护点】
1.一种半导体存储器件，包括：/n堆叠结构，其包括在衬底上彼此间隔开的多个电介质层、插设在所述多个电介质层之间的多个电极、和插设在所述多个电介质层之间的多个停止层；和/n穿透所述堆叠结构的垂直沟道结构，/n其中所述多个电极和所述多个停止层中的每个分别设置在所述多个电介质层中的相邻电介质层之间，/n其中所述多个停止层包括第一停止层和插设在所述第一停止层与所述衬底之间的第二停止层，以及/n其中所述多个电极中的至少一个电极插设在所述第一停止层和所述第二停止层之间。/n

【技术特征摘要】
20190522 KR 10-2019-00602061.一种半导体存储器件，包括：
堆叠结构，其包括在衬底上彼此间隔开的多个电介质层、插设在所述多个电介质层之间的多个电极、和插设在所述多个电介质层之间的多个停止层；和
穿透所述堆叠结构的垂直沟道结构，
其中所述多个电极和所述多个停止层中的每个分别设置在所述多个电介质层中的相邻电介质层之间，
其中所述多个停止层包括第一停止层和插设在所述第一停止层与所述衬底之间的第二停止层，以及
其中所述多个电极中的至少一个电极插设在所述第一停止层和所述第二停止层之间。


2.根据权利要求1所述的半导体存储器件，其中所述多个电介质层包括第一电介质层、第二电介质层、第三电介质层和第四电介质层，
其中所述第一电介质层在所述第一停止层上面，
其中所述第二电介质层在所述第一停止层下面，
其中所述第三电介质层在所述多个电极中的所述至少一个电极上面，
其中所述第四电介质层在所述多个电极中的所述至少一个电极下面，以及
其中所述第一电介质层和所述第二电介质层当中的至少一个电介质层的厚度小于所述第三电介质层和所述第四电介质层当中的至少一个电介质层的厚度。


3.根据权利要求1所述的半导体存储器件，其中所述垂直沟道结构包括：
在穿透所述堆叠结构的沟道孔中的半导体图案；和
插设在所述半导体图案与所述沟道孔的内侧壁之间的垂直电介质图案。


4.根据权利要求1所述的半导体存储器件，其中所述第二停止层的厚度大于所述第一停止层的厚度。


5.根据权利要求1所述的半导体存储器件，其中所述垂直沟道结构包括形成在穿透所述堆叠结构的第一沟道孔中的第一垂直沟道结构和形成在穿透所述堆叠结构的第二沟道孔中的第二垂直沟道结构，
其中所述第一沟道孔的底部低于所述衬底的顶表面，以及
其中所述第二沟道孔的底部低于所述第一沟道孔的所述底部。


6.根据权利要求1所述的半导体存储器件，其中所述垂直沟道结构包括：
第一区域，其穿透所述多个电极中的插设在所述第一停止层和所述第二停止层之间的所述至少一个电极；和
穿透所述第二停止层的第二区域，以及
其中所述第一区域的相对于第一长度的直径变化率不同于所述第二区域的相对于所述第一长度的直径变化率。


7.根据权利要求1所述的半导体存储器件，其中所述垂直沟道结构包括：
第一区域，其穿透所述多个电极中的插设在所述第一停止层和所述第二停止层之间的所述至少一个电极；和
穿透所述第一停止层的第二区域，
其中所述第一区域的相对于第一长度的直径变化率不同于所述第二区域的相对于所述第一长度的直径变化率。


8.根据权利要求1所述的半导体存储器件，其中所述垂直沟道结构包括：
第一区域，其穿透所述多个电极中的插设在所述第一停止层和所述第二停止层之间的所述至少一个电极；和
穿透所述第二停止层的第二区域，
其中所述第一区域的直径随着与所述衬底相距的距离减小而减小；以及
其中所述第二区域的直径随着与所述衬底相距的距离减小而增大，然后减小。


9.一种半导体存储器件，包括：
设置在衬底上的堆叠结构；和
穿透所述堆叠结构的垂直沟道结构，
其中所述堆叠结构包括：
第一停止层；和
在所述第一停止层和所述衬底之间交替地堆叠的多个电介质层和多个电极，
其中在所述多个电极当中的彼此相邻的第一电极和第二电极的底表面之间提供第一距离，
其中在所述第一停止层的底表面和所述多个电极中的最上电极的底表面之间提供第二距离，以及
其...

【专利技术属性】
技术研发人员：李炳镇，李东植，任峻成，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR