三维半导体存储器件制造技术

一种三维(3D)半导体存储器件包括：第一半导体层和第二半导体层，彼此水平地间隔开；掩埋绝缘层，在第一半导体层和第二半导体层之间；设置在第一半导体层上的第一单元阵列结构和设置在第二半导体层上的第二单元阵列结构；以及隔离结构，设置在第一单元阵列结构和第二单元阵列结构之间的掩埋绝缘层上，其中第一单元阵列结构包括：电极结构，包括在垂直于第一半导体层的顶表面的方向上堆叠的电极；和第一源极结构，设置在第一半导体层和电极结构之间，第一源极结构延伸到掩埋绝缘层上，隔离结构在第一单元阵列结构的第一源极结构和第二单元阵列结构的第二源极结构之间。

Three dimensional semiconductor memory device

【技术实现步骤摘要】
三维半导体存储器件
本专利技术构思涉及一种半导体存储器件，具体地，涉及其中存储单元被三维地布置的三维半导体存储器件。
技术介绍
在消费电子市场中，持续地需要具有优异性能和低廉价格的高度集成的半导体器件。就集成而言，半导体器件可以是二维的或三维的。在二维或平面半导体器件的情况下，由于它们的集成主要由单位存储单元所占据的面积决定，所以集成极大地受精细图案形成技术水平的影响。然而，提高图案精细度所需的极其昂贵的工艺设备使得追求二维或平面半导体器件的提高的集成是不切实际的。因此，正采用包括三维布置的存储单元的三维半导体存储器件以提高集成。
技术实现思路
根据专利技术构思的一示范性实施方式，提供一种三维(3D)半导体存储器件，该3D半导体存储器件包括：第一半导体层和第二半导体层，彼此水平地间隔开；掩埋绝缘层，在第一半导体层和第二半导体层之间；设置在第一半导体层上的第一单元阵列结构和设置在第二半导体层上的第二单元阵列结构；以及隔离结构，设置在第一单元阵列结构和第二单元阵列结构之间的掩埋绝缘层上，其中第一单元阵列结构包括：电极结构，包括在本文档来自技高网...

【技术保护点】
1.一种三维(3D)半导体存储器件，包括：/n第一半导体层和第二半导体层，彼此水平地间隔开；/n掩埋绝缘层，在所述第一半导体层和所述第二半导体层之间；/n设置在所述第一半导体层上的第一单元阵列结构和设置在所述第二半导体层上的第二单元阵列结构；以及/n隔离结构，设置在所述第一单元阵列结构和所述第二单元阵列结构之间的所述掩埋绝缘层上，/n其中所述第一单元阵列结构包括：/n电极结构，包括在垂直于所述第一半导体层的顶表面的方向上堆叠的电极；和/n第一源极结构，设置在所述第一半导体层与所述电极结构之间，所述第一源极结构延伸到所述掩埋绝缘层上，并且/n所述隔离结构在所述第一单元阵列结构的所述第一源极结构与...

【技术特征摘要】
20190430 KR 10-2019-00507501.一种三维(3D)半导体存储器件，包括：
第一半导体层和第二半导体层，彼此水平地间隔开；
掩埋绝缘层，在所述第一半导体层和所述第二半导体层之间；
设置在所述第一半导体层上的第一单元阵列结构和设置在所述第二半导体层上的第二单元阵列结构；以及
隔离结构，设置在所述第一单元阵列结构和所述第二单元阵列结构之间的所述掩埋绝缘层上，
其中所述第一单元阵列结构包括：
电极结构，包括在垂直于所述第一半导体层的顶表面的方向上堆叠的电极；和
第一源极结构，设置在所述第一半导体层与所述电极结构之间，所述第一源极结构延伸到所述掩埋绝缘层上，并且
所述隔离结构在所述第一单元阵列结构的所述第一源极结构与所述第二单元阵列结构的第二源极结构之间。


2.根据权利要求1所述的3D半导体存储器件，其中所述第一单元阵列结构的所述第一源极结构和所述第二单元阵列结构的所述第二源极结构通过所述隔离结构而彼此电分离。


3.根据权利要求1所述的3D半导体存储器件，其中所述第一单元阵列结构的所述第一源极结构与所述隔离结构的侧表面接触。


4.根据权利要求1所述的3D半导体存储器件，其中所述隔离结构的底表面与所述掩埋绝缘层接触。


5.根据权利要求1所述的3D半导体存储器件，其中所述第一单元阵列结构包括穿透所述电极结构和所述第一源极结构的电极隔离结构，
所述电极隔离结构具有在平行于所述第一半导体层的所述顶表面的方向上延伸的线形，并且
所述隔离结构包括与所述电极隔离结构相同的材料。


6.根据权利要求5所述的3D半导体存储器件，其中所述隔离结构的顶表面处于与所述电极隔离结构的顶表面相同的高度处。


7.根据权利要求5所述的3D半导体存储器件，其中所述第一单元阵列结构包括穿透所述电极结构和所述第一源极结构的垂直结构，并且
每个所述垂直结构延伸到所述第一半导体层中。


8.根据权利要求7所述的3D半导体存储器件，其中所述垂直结构连接到所述第一源极结构。


9.根据权利要求7所述的3D半导体存储器件，其中所述第一单元阵列结构包括位线，所述位线设置在所述电极结构上并且连接到所述垂直结构，并且
所述隔离结构的顶表面高于所述垂直结构的顶表面并低于所述位线的底表面。


10.根据权利要求1所述的3D半导体存储器件，其中所述第一单元阵列结构包括：
垂直结构，穿透所述电极结构和所述第一源极结构；和
位线，设置在所述电极结构上并且连接到所述垂直结构，
其中所述隔离结构的顶表面高于所述垂直结构的顶表面并低于所述位线的底表面。


11.根据权利要求1所述的3D半导体存储器件，还包括在基板上的外围电路结构，
其中所述外围电路结构包括设置在所述基板上的外围电路和覆盖所述外围电路的下绝缘层，并且
所述第一半导体层和所述第二半导体层以及所述掩埋绝缘层设置在所述下绝缘层上。


12.根据权利要求1所述的3D半导体存储器件，其中所述隔离结构包括导电图案以及在所述第一源极结构和所述第二源极结构与所述导电图案之间的绝缘间隔物。


13.根据权利要求1所述的3D半导体存储器件，还包括绝缘层，所述绝缘层设置在所述掩埋绝缘层上并填充所述第一单元阵列结构和所述第二单元阵列结构之间的区域，
其中所述隔离结构在垂直于所述第一半导体层的所述顶表面的所述方向上延伸，并穿透所述绝缘层的至少一部分。


14.一种三维(3D)半导体存储器件，包括：
第一半导体层和第二半导体层，在基板上彼此水平地间隔开；
第一单元阵列结构和第二单元阵列结构，分别设置在所述第一半导体层和所述第二半导体层上；以及
隔离结构，设置在所述第一单元阵列结构和所述第二单元阵列结构之间的所述基板上，
其中所述第一单元阵列结构包括：
电极结构，包括在垂直于所述第一半导体层的顶表面的方向上堆叠的电极；和
第一源极结构，设置在所述第一半导体层和所述电极结构之间，并且
所述第一单元阵列结构的所述第一源极结构水平地延伸到所述基板的在所述第一半导体层与所述第二半导体层之间的区域上，并且所述第一单元阵列结构的所述第一源极结构和所述第二单元阵列结构的第二源极结构通过所述隔离结构而彼此电分离。


15.根据权利要求14所述的3D半导体存储器件，还包括：
...

【专利技术属性】
技术研发人员：安钟善，沈在龙，郑基容，韩智勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR