半导体存储器件制造技术

公开了一种半导体存储器件，其包括：堆叠结构，包括垂直地堆叠在衬底上的层，每个层包括在第一方向上延伸的位线和在第二方向上从位线延伸的半导体图案；栅电极，在穿透堆叠结构的孔中，并沿着半导体图案的堆叠延伸；垂直绝缘层，覆盖栅电极并填充孔；以及数据存储元件，电连接到半导体图案。数据存储元件包括第一电极和第二电极，第一电极在垂直绝缘层的第一凹陷中并具有其一端敞开的圆筒形状，第二电极包括在第一电极的圆筒中的第一突起和在垂直绝缘层的第二凹陷中的第二突起。

【技术实现步骤摘要】
半导体存储器件
专利技术构思涉及半导体器件，更具体地，涉及具有增加的集成度的三维半导体存储器件。
技术介绍
半导体器件已高度集成，以满足客户所要求的半导体器件的高性能和低制造成本。因为半导体器件的集成度是决定产品价格的重要因素，所以越来越需要高度集成的半导体器件。典型的二维或平面半导体器件的集成度主要由单位存储单元所占据的面积决定，使得其极大地受到用于形成精细图案的技术水平影响。然而，增加图案精细度所需的极其昂贵的处理设备会对增加二维或平面半导体器件的集成度设置实际限制。因此，已提出了具有三维布置的存储单元的三维半导体存储器件。
技术实现思路
专利技术构思的一些示例实施方式提供了具有改善的电特性和提高的可靠性的三维半导体存储器件。根据专利技术构思的一些示例实施方式，一种半导体存储器件可以包括衬底、在衬底上的堆叠结构、栅电极、垂直绝缘层和数据存储元件。堆叠结构可以限定在垂直方向上穿透堆叠结构的孔。堆叠结构可以包括垂直地堆叠在衬底上的多个层。堆叠结构可以包括在第一方向上延伸的多个位线和在与第一方向交叉的第二方向上延伸的多个半导体本文档来自技高网...

【技术保护点】
1.一种半导体存储器件，包括：/n衬底；/n在所述衬底上的堆叠结构，所述堆叠结构限定在垂直方向上穿透所述堆叠结构的孔，所述堆叠结构包括垂直地堆叠在所述衬底上的多个层，所述堆叠结构包括在第一方向上延伸的多个位线以及在与所述第一方向交叉的第二方向上延伸的多个半导体图案，所述多个层中的每个包括所述多个半导体图案中的在所述第二方向上从所述多个位线中的对应位线延伸的对应半导体图案；/n在穿透所述堆叠结构的所述孔中的栅电极，所述栅电极沿着所述多个半导体图案的堆叠垂直地延伸；/n覆盖所述栅电极并填充所述孔的垂直绝缘层，所述垂直绝缘层限定第一凹陷和第二凹陷；以及/n数据存储元件，电连接到所述多个半导体图案中的...

【技术特征摘要】
20190627 KR 10-2019-00773191.一种半导体存储器件，包括：
衬底；
在所述衬底上的堆叠结构，所述堆叠结构限定在垂直方向上穿透所述堆叠结构的孔，所述堆叠结构包括垂直地堆叠在所述衬底上的多个层，所述堆叠结构包括在第一方向上延伸的多个位线以及在与所述第一方向交叉的第二方向上延伸的多个半导体图案，所述多个层中的每个包括所述多个半导体图案中的在所述第二方向上从所述多个位线中的对应位线延伸的对应半导体图案；
在穿透所述堆叠结构的所述孔中的栅电极，所述栅电极沿着所述多个半导体图案的堆叠垂直地延伸；
覆盖所述栅电极并填充所述孔的垂直绝缘层，所述垂直绝缘层限定第一凹陷和第二凹陷；以及
数据存储元件，电连接到所述多个半导体图案中的在所述多个层中的对应层中的所述对应半导体图案，
所述数据存储元件包括第一电极和第二电极，所述第一电极在所述垂直绝缘层的所述第一凹陷中，所述第一电极具有其一端敞开的圆筒形状，并且所述第二电极包括在所述第一电极的圆筒中的第一突起和在所述垂直绝缘层的所述第二凹陷中的第二突起。


2.根据权利要求1所述的半导体存储器件，还包括：
堆叠在所述衬底上的多个第一电极，其中
所述垂直绝缘层物理地连接到堆叠的所述多个第一电极，以及
所述多个第一电极包括所述第一电极。


3.根据权利要求1所述的半导体存储器件，其中所述第二凹陷在所述第一方向上的最大宽度大于所述第一凹陷在所述第一方向上的最大宽度。


4.根据权利要求1所述的半导体存储器件，其中所述第二突起在所述第一方向上的最大宽度大于所述第一突起在所述第一方向上的最大宽度。


5.根据权利要求1所述的半导体存储器件，其中所述第一电极、所述第一突起和所述第二突起在所述第二方向上延伸。


6.根据权利要求1所述的半导体存储器件，其中
所述第一凹陷暴露所述多个半导体图案中的在所述多个层中的所述对应层中的所述对应半导体图案的一端，以提供所述多个半导体图案中的在所述多个层中的所述对应层中的所述对应半导体图案的暴露的一端，以及
所述第一电极电连接到所述多个半导体图案中的在所述多个层中的所述对应层中的所述对应半导体图案的所述暴露的一端。


7.根据权利要求1所述的半导体存储器件，其中
所述垂直绝缘层限定垂直布置的多个第一凹陷，
所述多个第一凹陷包括所述第一凹陷，以及
所述第二凹陷在所述多个第一凹陷中的彼此垂直相邻的一对第一凹陷之间。


8.根据权利要求1所述的半导体存储器件，其中所述多个半导体图案中的在所述多个层中的所述对应层中的所述对应半导体图案包括：
电连接到所述多个位线中的所述对应位线的第一杂质区；
电连接到所述第一电极的第二杂质区；以及
在所述第一杂质区和所述第二杂质区之间的沟道区，所述沟道区与所述栅电极相邻。


9.根据权利要求1所述的半导体存储器件，其中所述数据存储元件还包括在所述第一电极和所述第二电极之间的电介质层。


10.根据权利要求1所述的半导体存储器件，其中
所述栅电极包括第一栅电极和第二栅电极，
所述第一栅电极与所述多个半导体图案中的在所述多个层中的所述对应层中的所述对应半导体图案的第一侧相邻，
所述第二栅电极与所述多个半导体图案中的在所述多个层中的所述对应层中的所述对应半导体图案的第二侧相邻，以及
所述第二侧在所述第一方向上与所述第一侧相反。


11.一种半导体存储器件，包括：
衬底；
在所述衬底上的堆叠结构，所述堆叠结构限定在垂直方向上穿透所述堆叠结构的孔，所述堆叠结构包括垂直地堆叠在所述衬底上的多个层，所述堆叠结构包括在第一方向上延伸的多个位线以及在与所述第一方向交叉的第二方向上延伸的多个半导体图案，所述多个层中的每个包括所述多个半导体图案中的在所述第二方向上从所述多个位线中的对应位线延伸的对应半导体图案；
在穿透所述堆叠结构的所述孔中的栅电极，所述栅电极沿着所述多个半导体图案的堆叠垂直地延伸；
分别电连接到所...

【专利技术属性】
技术研发人员：慎重赞，金志永，金熙中，安泰炫，赵银珠，崔贤根，韩相然，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR