MOS器件、反相器及其制备方法技术

本发明专利技术提供一种MOS器件、反相器及其制备方法，MOS器件包括：半导体衬底；栅间介电层，位于半导体衬底的表面；栅极层，位于栅间介电层远离半导体衬底的表面；侧墙，位于栅间介电层与所述栅极层构成的叠层结构相对的两侧；栅极沟道层，位于半导体衬底内，且位于栅间介电层的下方；源极，位于半导体衬底内，且位于栅极沟道层的一侧；漏极，位于半导体衬底内，且位于栅极沟道层远离所述源极的一侧；栅极沟道层、源极及漏极具有相同的离子掺杂类型。本发明专利技术的MOS器件中栅极沟道层的离子掺杂类型与源极及漏极的离子掺杂类型相同，栅极沟道层无需经由外加电场转换成反型离子而产生导电层，使得MOS器件的功耗更低、响应速度更快、制程更简易。

【技术实现步骤摘要】
MOS器件、反相器及其制备方法
本专利技术属于微电子
，特别是涉及一种MOS器件、反相器及其制备方法。
技术介绍
传统的MOS器件的结构基本上是NMOS器件置于P阱内，PMOS器件置于N阱内，位于栅极结构下方的栅极沟道层的掺杂类型与位于栅极沟道层两侧的源极及漏极的掺杂类型不同，即栅极沟道层内的掺杂离子的类型与位于栅极沟道层两侧的源极及漏极内的掺杂离子的类型不同。在无外加纵向电压的状态下，源极及漏极在外加横向电压的作用下，由于通道之间的反向PN节，不传导电流。利用栅极沟道层在纵向外加电压的相印下转换成反型导电离子的特性形成电流通道。由于PN节的特性，在反型导电离子的界面层形成离子耗尽区；该离子耗尽区会响应到外加纵向电压所产生的反型电离子数量，以部分横向外加电压虚耗在在形成的离子耗尽区。上述MOS器件结构称为半导体技术发展的主流推动力，随着技术向着栅极沟道的尺寸越做越小及外加电压愈来愈低的方向发展，传统的MOS器件采用更薄和更高k值的三度空间结构以控制开电流或关电流；现有最先进的三度空间结构包括突出的鱼刺型(FINFET)及圆筒状的栅本文档来自技高网...

【技术保护点】
1.一种MOS器件，其特征在于，包括：/n半导体衬底；/n栅间介电层，位于所述半导体衬底的表面；/n栅极层，位于所述栅间介电层远离所述半导体衬底的表面；/n侧墙，位于所述栅间介电层与所述栅极层构成的叠层结构相对的两侧；/n栅极沟道层，位于所述半导体衬底内，且位于所述栅间介电层的下方；/n源极，位于所述半导体衬底内，且位于所述栅极沟道层的一侧；/n漏极，位于所述半导体衬底内，且位于所述栅极沟道层远离所述源极的一侧；/n所述栅极沟道层、所述源极及所述漏极具有相同的离子掺杂类型。/n

【技术特征摘要】
1.一种MOS器件，其特征在于，包括：
半导体衬底；
栅间介电层，位于所述半导体衬底的表面；
栅极层，位于所述栅间介电层远离所述半导体衬底的表面；
侧墙，位于所述栅间介电层与所述栅极层构成的叠层结构相对的两侧；
栅极沟道层，位于所述半导体衬底内，且位于所述栅间介电层的下方；
源极，位于所述半导体衬底内，且位于所述栅极沟道层的一侧；
漏极，位于所述半导体衬底内，且位于所述栅极沟道层远离所述源极的一侧；
所述栅极沟道层、所述源极及所述漏极具有相同的离子掺杂类型。


2.根据权利要求1所述的MOS器件，其特征在于，所述栅极沟道层、所述源极及所述漏极的离子掺杂类型均为P型或N型。


3.根据权利要求1所述的MOS器件，其特征在于，所述MOS器件还包括：
栅极连接介面层，位于所述栅极层远离所述栅间介电层的表面；
源极连接介面层，位于所述源极的表面；
漏极连接介面层，位于所述漏极的表面。


4.根据权利要求1至3中任一项所述的MOS器件，其特征在于，所述源极的离子掺杂浓度及所述漏极的离子掺杂浓度均大于所述栅极沟道层的离子掺杂浓度。


5.根据权利要求4所述的MOS器件，其特征在于，所述栅极沟道层内的离子掺杂浓度包括1×1011/cm3～3×1014/cm3；所述源极及所述漏极内的离子掺杂浓度包括1×1017/cm3～3×1020/cm3。


6.一种MOS器件的制备方法，其特征在于，包括如下步骤：
提供半导体衬底；
于所述半导体衬底内形成栅极沟道层；
于所述栅极沟道层的表面形成栅间介电层；
于所述栅间介电层远离所述半导体衬底的表面形成栅极层；
于所述栅极沟道层相对两侧的所述半导体衬底内分别形成源极及漏极；所述栅极及所述漏极与所述栅极沟道层具有相同的离子掺杂类型；
于所述栅间介电层与所述栅极层构成的叠层结构相对的两侧形成侧墙。


7.根据权利要求6所述的MOS器件的制备方法，其特征在于，于所述栅间介电层与所述栅极层构成的叠层结构相对的两侧形成所述侧墙之后还包括如下步骤：
于所述栅极层远离所述栅间介电层的表面形成栅极连接介面层，于所述源极的表面形成源极连接介面层，并于所述漏极的表面形成漏极连接介面层。


8.根据权利要求6或7所述的MOS器件的制备方法，其特征在于，采用离子注入工艺于所述半导体衬底内形成所述栅极沟道层；采用离子注入工艺于所述栅极沟道层相对两侧的所述半导体衬底内形成所述源极及所述漏极；所述源极的离子掺杂浓度及所述漏极的离子掺杂浓度均大于所述栅极沟道层的离子掺杂浓度。


9.根据权利要求8所述的MOS器件的制备方法，其特征在于，所述栅极沟道层内的离子掺杂浓度包括1×1011/cm3～3×1014/cm3；所述源极及所述漏极内的离子掺杂浓度包括1×1017/cm3～3×1020/cm3。


10.一种反相器，其特征在于，包括：
半导体衬底；
隔离层，位于所述半导体衬底内；
第一导电类型的栅极沟道层，位于所述隔离层一侧的所述半导体衬底内；
第一栅间介电层，位于所述第一导电类型的栅极沟道层的表面；
第一栅极层，位于所述第一栅间介电层远离所述半导体衬底的表面；
第一侧墙，位于所述第一栅间介电层与所述第一栅极层构成的叠层结构相对的两侧；
第一导电类型的源极，位于所述半导体衬底内，且位于所述第一导电类型的栅极沟道层远离所述隔离层的一侧；
第一导电类型的漏极，位于所述半导体衬底内，且位于所述第一导电类型的栅极沟道层与所述隔离层之间；
第二导电类型的栅极沟道层，位于所述隔离层远离所述第一导电类型的栅极沟道层一侧的所述半导体衬底内；
第二栅间介电层，位于所述第二导电类型的栅极沟道层的表面；
第二栅极层，位于所述第二栅间介电层远离所述半导体衬底的表面；
第二侧墙，位于所述第二栅间介电层与所述第二栅极层构成的叠层结构相对的两侧；
第二导电类型的源极，位于所述半导体衬底内，且位于所述第二导电类型的栅极沟道层远离所述隔离层的一侧；
第二导电类型的漏极，位于所述半导体衬底内，且位于所述第二导电类型的栅极沟道层与所述隔离层之间；
所述第一导电类型与所述第二导电类型不同。


11.根据权利要求10所述的反相器，其特征在于，所述第一导电类型为P型且所述第二导电类型为N型；或所述第一导电类型为N型且所述第二导电类型为P型。


12.根据权利要求10所述的反相器，其特征在于，所述反相器还包括：
第一栅极连接介面层，位于所述第一栅极层远离所述第一栅间介电层的表面；
第一源极连接介面层，位于所述第一导电类型的源极的表面；
第一漏极连接介面层，位于所述第一导电类型的漏极的表面；
第二栅极连接介面层，位于所述第二栅极层远离所述第二栅间介电层的表面；
第二源极...

【专利技术属性】
技术研发人员：王津洲，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：山东;37