半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术的半导体装置，即便是在浮动区域的载流子数量(掺杂量)出现偏差的情况下，其外围区域的耐压也不易降低，从而就能够进一步提升外围区域的耐压。半导体装置100包括：半导体基体110，具有半导体层112；第一主电极130；第二主电极140；多个外围沟槽160，设置在比外围区域A2处的半导体层112的表面且底部被半导体层112覆盖；以及沟槽内电极164，通过形成在外围沟槽160其各自的内表面的绝缘层162埋设，其中，半导体基体110在外围区域A2处进一步具有：第二导电型的浮动区域116，在比半导体层112中的外围沟槽160的底部更深的深度位置上与外围沟槽160相隔开配置，且电位是处于浮动的状态。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法
本专利技术涉及半导体装置以及半导体装置的制造方法。
技术介绍
以往，已知一种半导体装置，其外围区域上形成有p型的保护环区域(FLR区域)以及p型的浮动区域(以往的半导体装置800。例如参照专利文献1)。如图20所示，以往的半导体装置800包括：半导体基体810，具有n型的半导体层812；源电极830(第一主电极)，设置在半导体基体810的一个表面侧；以及漏电极840(第二主电极)，设置在半导体基体810的另一个表面侧，其中，半导体基体810在比源电极830与漏电极840之间形成主电流流路的活性区域A1靠近外侧的外围区域A2处，进一步具有：多个p型的保护环区域815，设置在半导体层812的表面；以及多个p型的浮动区域816，设置在与保护环区域815相隔开的位置上。根据以往的半导体装置800，在外围区域A2处，由于半导体基体810具有：设置在半导体层812表面的多个p型的保护环区域815；以及设置在与保护环区域815相隔开的位置上的多个p型的浮动区域816，因此通过从位于表面的保护环区域815和位本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：/n半导体基体，具有第一导电型的半导体层；/n第一主电极，设置在所述半导体基体的一个表面侧；/n第二主电极，设置在与所述半导体基体的所述一个表面是相反侧的另一个表面侧；/n多个外围沟槽，设置在比所述第一主电极与所述第二主电极之间形成主电流流路的活性区域更靠近外侧的外围区域处的所述半导体层的表面且底部被所述半导体层覆盖；以及/n沟槽内电极，通过形成在所述多个外围沟槽其各自的内表面的绝缘层埋设，/n其中，所述半导体基体在所述外围区域处进一步具有：多个第二导电型的浮动区域，在比所述半导体层中的所述外围沟槽的底部更深的深度位置上与所述外围沟槽相隔开配置，且电位是处...

【技术特征摘要】
20190607 JP 2019-1075231.一种半导体装置，其特征在于，包括：
半导体基体，具有第一导电型的半导体层；
第一主电极，设置在所述半导体基体的一个表面侧；
第二主电极，设置在与所述半导体基体的所述一个表面是相反侧的另一个表面侧；
多个外围沟槽，设置在比所述第一主电极与所述第二主电极之间形成主电流流路的活性区域更靠近外侧的外围区域处的所述半导体层的表面且底部被所述半导体层覆盖；以及
沟槽内电极，通过形成在所述多个外围沟槽其各自的内表面的绝缘层埋设，
其中，所述半导体基体在所述外围区域处进一步具有：多个第二导电型的浮动区域，在比所述半导体层中的所述外围沟槽的底部更深的深度位置上与所述外围沟槽相隔开配置，且电位是处于浮动的状态。


2.一种半导体装置，其特征在于，包括：
半导体基体，具有第一导电型的半导体层；
第一主电极，设置在所述半导体基体的一个表面侧；
第二主电极，设置在与所述半导体基体的所述一个表面是相反侧的另一个表面侧；
多个外围沟槽，设置在比所述第一主电极与所述第二主电极之间形成主电流流路的活性区域更靠近外侧的外围区域处的所述半导体层的表面且底部被所述半导体层覆盖；以及
沟槽内电极，通过形成在所述多个外围沟槽其各自的内表面的绝缘层埋设，
并且，在所述活性区域处，进一步包括：
多个沟槽，形成在所述半导体层上；
栅电极，通过所述沟槽内的侧壁和栅极绝缘膜形成在所述多个沟槽其各自的内部；
屏蔽电极，位于所述沟槽的槽底与所述栅电极之间；以及
绝缘区域，在所述栅电极与所述屏蔽电极之间扩展，并且进一步沿所述沟槽的所述侧壁以及所述槽底扩展从而使所述屏蔽电极从所述侧壁以及所述槽底隔离，
其中，所述半导体基体在所述外围区域处进一步具有：
单个或多个第二导电型的浮动区域，在比所述半导体层中的所述外围沟槽的底部更深的深度位置上与所述外围沟槽相隔开配置，且电位是处于浮动的状态，
并且，在所述活性区域处还进一步具有：
第二导电型的基极区域，形成在所述半导体层的表面并且与所述沟槽的侧壁相接；
第一导电型的源极区域，形成在所述基极区域的表面并且与所述沟槽的侧壁相接；以及
边界浮动区域，从平面上看，在所述活性区域处的所述多个沟槽中距离所述外围区域最近的沟槽与所述外围区域处的所述多个外围沟槽中距离所述活性区域最近的外围沟槽之间比所述半导体层中的所述沟槽的底部更深的深度位置上与所述沟槽相隔开配置，并且电位是处于浮动的状态。


3.根据权利要求1或2所述的半导体装置，其特征在于：
其中，所述半导体基体具有相互隔开配置的多个浮动区域来作为所述浮动区域。


4.根据权利要求1或2所述的半导体装置，其特征在于：
其中，所述外围区域处的位于所述活性区域侧的相邻接的所述外围沟槽之间的间隔与位于外周侧的相邻接的所述外围沟槽之间的间隔不相同。


5.根据权利要求4所述的半导体装置，其特征在于：
其中，所述外围区域处的位于所述活性区域侧的相邻接的所述外围沟槽之间的间隔比位于外周侧的相邻接的所述外围沟槽之间的间隔更窄。


6.根据权利要求1或2所述的半导体装置，其特征在于：
其中，所述浮动区域由反向偏置时完全耗尽的掺杂物浓度所形成。


7.根据权利要求1或2所述的半导体装置，其特征在于，包括：
至少三条所述外围沟槽，并以此来作为所述多个外围沟槽，
其中，所述多个外围沟槽中位于所述活性区域侧的至少两条所述外围沟槽的内部的...

【专利技术属性】
技术研发人员：竹本刚太郎，奥田敏弘，北田瑞枝，
申请(专利权)人：新电元工业株式会社，
类型：发明
国别省市：日本;JP