通过选择性生长来制造Ge或SiGe/Si波导或光子晶体结构的方法技术

提供了一种用于形成低损晶体高级波导的方法。该方法包括：提供一基片；以及在所述基片上形成电介质层。通过蚀刻所述电介质层的一部分，形成一通道。在用于限定所述通道的区域中，选择性地生长Ｓｉ、Ｇｅ或ＳｉＧｅ层。此外，该方法包括在限定的温度范围中对所述波导进行热退火。

【技术实现步骤摘要】
【国外来华专利技术】优先权信息本申请要求2005年8月1日提交的专利技术申请11/194,805的优先权，其全 部内容引用在此作为参考。
技术介绍
本专利技术涉及用于集成光路和远红外应用的Ge或SiGe波导的领域，尤其涉 及制造低损晶体高级波导和光子晶体结构，其中没有因蚀刻而导致的侧壁散射 损耗。在制造Ge或SiGe/Si波导时常常提及的波导结构是两种结构通道波导和 脊形波导。这些波导也采用曲形、环形、微片或锥形等形状。 一种制造它们的 典型方式包括沉积一种折射率较高的材料(芯)，其折射率高于周围的材料； 然后，将该材料蚀刻成通道(深蚀刻)或脊(浅蚀刻)结构，之后再沉积周围 的材料。例如，半导体激光器通常具有脊形波导结构。蚀刻过程通常定义波导的尺寸。蚀刻中的诸多挑战之一是粗糙的侧壁的形 成，这会引起散射损耗。对于其尺寸接近于或小于芯材料中的传播波长的那些 高折射率对比波导而言，有很大的散射损耗(〉10dB/cm)，并且随着波导中所用 尺寸的减小这变得越来越是一个挑战。对于基于Ge的波导而言，这变为一个非常严重的问题，因为Ge的折射率 是属于最高的那一类( 4.0)，它们需要比常规材料(比如Si)波导小很多的尺 寸。在任何平滑处理之前，高折射率对比Si波导在其RMS粗糙度大于5nm的 情况下具有约10dB/cm的损耗。在光线穿过它时，这种粗糙度不可避免地引入 了更多的损耗。对于Ge含量很高的SiGe而言，已显示出，通过标准干法蚀刻 工艺而产生的侧壁是非常粗糙的(约10nmRMS粗糙度)，从而导致约20 dB/cm 的损耗。另一挑战是集成光电子回路中复杂的分层状况，在这种回路中电路和 光路在不同的层中一起工作。若能减少层数或尝试在同一层上实现这两种电路功能，则是非常方便的。对于光子晶体结构，高折射率对比系统也是理想的。最近，光子晶体结构 因其独特的性质而吸引越来越多人的兴趣。然而，到目前为止，验证过的光子晶体结构仍然有损耗很大这一问题，虽然理论上应该没有损耗。同样，这又是 因光子晶体结构的侧壁粗糙度而导致的，而这是干法蚀刻工艺所导致的。因此， 若可以解决上述侧壁粗糙度的问题，则光子晶体结构的性能就可以得到显著地提高。Ge/Si材料也是重要的远红外光学材料之一 (波长为8-12 pm和3-5 nm)， 因为当波长大于2)im时根本没有吸收；Ge/Si材料还是红外透镜的主要材料。 鉴于集成光学系统正移向红外应用，所以也需要制造用于红外应用的低损波导。
技术实现思路
根据本专利技术的一个方面，提供了一种低损晶体高级波导。该波导包括基片 以及形成于该基片上的电介质层。通过蚀刻该电介质层的一部分，便形成一通 道。在限定该通道的区域中，执行Si、 Ge或SiGe层的选择性生长。在限定的 温度范围中对该波导进行退火，以改善晶体性质。根据本专利技术的另一方面，提供了一种光子晶体结构。该光子晶体结构包括 基片以及形成于该基片上的电介质层。通过蚀刻该电介质层的一部分，便形成 了多个孔构成的阵列。在这些孔中，执行Si、 Ge或SiGe层的选择性生长。在 限定的温度范围中对该光子晶体结构进行退火，以改善晶体性质。根据本专利技术的另一方面，提供了一种用于形成低损晶体高级波导的方法。 该方法包括提供一基片；以及在该基片上形成电介质层。通过蚀刻该电介质 层的一部分，便形成一通道。在限定该通道的区域中，执行Si、 Ge或SiGe层 的选择性生长。此外，该方法包括在限定的温度范围中对该波导进行热退火， 以改善晶体性质。如有必要，可以提供化学机械抛光(CMP)工艺，以使SiGe的 过度生长平整化。根据本专利技术的另一方面，提供了一种用于形成光子晶体结构的方法。该方 法包括提供一基片；以及在该基片上形成电介质层。通过蚀刻该电介质层的一部分，便形成了多个孔构成的阵列。在这些孔中，执行Si、 Ge或SiGe层的 选择性生长。在限定的温度范围中，对该光子晶体结构进行退火，以改善晶体 性质。附图说明图l是一波导结构的模式分布图，该波导结构的芯尺寸小于芯材料中的传 播波长；图2A-2D是示出了根据本专利技术的诸多步骤的示意图； 图3A-3B是示出了根据本专利技术而形成的微片型/微环形谐振器的示意图； 图4A-4B是示出了根据本专利技术而形成的带有缺陷模式的光子晶体结构的 示意图；以及图5是根据本专利技术在二氧化硅中打开的沟道中生长的SiGe波导的横截面 SEM照片。具体实施方式本专利技术涉及一种通过选择性生长来制造低损晶体高级波导的新技术，其中 没有因蚀刻而导致的侧壁散射损耗。其核心思想是在Si02所围绕的一小块 Si区域上直接生长Si、 Ge或SiGe波导，因为Ge或SiGe无法生长在SiCb上面。图l示出了一种波导结构的模式分布，该波导结构的尺寸小于芯材料中的 传播波长(在这种情况下？^1.55pm)。在此尺寸下，因侧壁粗糙度而导致的光 散射变得非常显著。这示出了所面对的种种约束以及使波导结构有效用于那些 范围是多么困难。图2A-2D是示出了遵照本专利技术的诸多步骤的示意图。如图2A所示，提供 了 Si基片4，并且在该Si基片4上形成或沉积Si02层2。注意到，根据本发 明也可以使用除Si02以外的材料，比如氧化硅(SiOx)、氮化硅(S^Ny)、氧氮化 硅(SiOxNy)或任何具有相似性质的其它材料。如图2B所示，通过蚀刻层2，便 形成一通道6。在限定该通道6的区域中，执行Si或SiGe层8的选择性生长。 如图2C所示，可以使用UHCVD或LPCVD来生长Si、 Ge或SiGe层8。如图2D所示，可以使用折射率比SiGe低的材料来形成上覆层10。注意到，该步骤 不是必需的。之后，在700 900C的限定温度范围中对整个晶片进行热退火。 如有必要，可以通过CMP工艺来除去过度生长的SiGe (即在电介质层表面之 上的那部分)。也可以用相同的技术在上述波导附近选择性地生长微片型/环形谐振器 12。在这种情况下，如图3A所示，穿过氧化物/氮化物/氧氮化物层，可以蚀刻 出一个圆形/环形开口，并且如图3B所示，可以按圆形/环形方式来选择性生长 一 SiGe片/环14。像弯曲形或锥形那样的其它结构也可以按相似的方式来实现。如图4A-4B所示，相同的方法也可以用于形成光子晶体结构。在这种情况 下，如图4A所示，穿过Si基片24上所形成的氧化物/氮化物/氧氮化物层18， 可以打开且蚀刻出孔阵列16。利用图2A-2D中所描述的技术，可以在这些孔 18中选择性地生长Si、Ge或SiGe材料20。这样，便可以实现高折射率对比(An〉2) 光子晶体结构22。本专利技术的技术的优点在于，可以很容易地形成具有单模尺寸的非常窄的波 导，因为目前的CMOS工艺能够蚀刻像90 nm那么窄的氧化物沟道。Ge或SiGe 波导/谐振器的侧壁可以非常平滑，因为它由晶体平面刻面构成(l-2nmRMS粗 糙度，与之相比在蚀刻的波导中粗糙度是5-10 nm)。作为一个示例，图5示 出了在具有平滑侧壁结构的沟道中生长的SiGe的横截面。对于降低波导/谐振 器结构和高折射率集成电路中的损耗而言，这一点是至关重要的。尽管己参照较佳实施方式对本专利技术进行了显示和描述，但是在不背离本发 明的精神和范围的情况下，可以对本专利技术的形式和细节做出各种改变、省略和 添加。权利要求1本文档来自技高网...

【技术保护点】
一种用于形成低损晶体高级波导的方法，包括：提供一基片；在所述基片上形成电介质层；通过蚀刻所述电介质层的一部分，形成一通道；在用于限定所述通道的区域中，选择性地生长Ｓｉ、Ｇｅ或ＳｉＧｅ层；以及在限定的温度范围中，对所述波导进行热退火。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：D潘，J刘，J米歇尔，JA亚塞迪斯，LC金莫林，
申请(专利权)人：马萨诸塞州技术研究院，
类型：发明
国别省市：US[]