在ＤＵＴ与测试系统控制器之间的晶片测试系统的通道中设置发射极跟随器或源极跟随器晶体管以使低功率ＤＵＴ能驱动测试系统通道。在射极跟随器晶体管的基极与发射极之间包括一旁路电阻器，以使得能在ＤＵＴ通道与测试系统控制器之间提供双向信号，以及使得能执行参数测试。发射极跟随器晶体管和旁路电阻器可以设置在探针板上，并且在测试系统控制器中包括一下拉终接电路。测试系统控制器能为发射极跟随器晶体管的基极至发射极电压降提供补偿。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及一种用于测试集成电路器件被测件(DUT)的测试系统。本专利技术尤其涉及一种用于有效接收从DUT发出通过晶片测试系统的低功率信号的系统。
技术介绍
图1示出用于测试半导体晶片上的DUT的典型测试系统的简化框图。该测试系统包括由通信电缆6连接至测试头8和探针板18的测试控制器或测试器4。该测试系统还包括由用于搭载被测晶片14的平台12构成的探测器，平台12被移至与探针板18上的探针16接触，探针16用于接触晶片上形成的DUT的焊盘。探针16的例子包括弹簧探针、弹簧针、眼镜蛇(cobra)型探针、导电隆起、或本领域已知的用于接触DUT的其它形式的探针。图示出相机20和22被附连于探测器平台12和测试头8以使探针16能与晶片14上形成的DUT的触点精确对准。在该测试系统中，测试数据由测试控制器4生成，并通过通信电缆6发送至测试头8。然后，从晶片上的DUT提供测试结果通过测试头8返回给测试控制器4。测试头8包含一组测试通道。通常从测试控制器4提供的测试数据是经由通过电缆6的个体测试器通道提供的，这些测试器通道在测试头8中分离，使得每个通道通过探针板18延伸至探针16中单独的一个。这些通道由电连接24从测试头8链接至探针板18。每个探针16通常与被测晶片14的DUT上的单个输入/输出(I/O)端子或焊盘接触。各测试器通道或可向DUT输入发送测试信号，或可监视DUT输出信号以确定IC是否如预期地工作。图2示出设在测试控制器4与DUT351之间的通道31的细节。如图所示，所示通道31的测试控制器4包括一双向缓冲器，该缓冲器中具有连接至通道线31以发送信号的输出缓冲器部分30、以及从线31接收信号的输入缓冲器部分32。如图1中那样，图2的通道线31是从测试控制器4通过测试头8、连接器24、探针板18和探针14之一设到DUT351上的一个焊盘。通道线31被示为通常为与去往和来自测试系统的阻抗匹配而设置的50欧姆线。一旦测试完成，晶片即被切割以分离DUT 351-353。图1和2中所示测试系统的缺点在于在某些情形中DUT输出信号的功率不足以充分地驱动接口至测试器的50欧姆线。需要提供一种在一个方向上能测试来自DUT的信号——包括不能驱动50欧姆测试线的低功率信号——而同时在反方向上提供从测试器到DUT的信号路径的测试系统。这一接口的另一关键要求是不干扰由测试系统进行的诸如泄漏测试测量等DC参数测量。
技术实现思路
根据本专利技术，为测试系统提供了一种使低功率或高阻抗DUT驱动信号能驱动低阻抗测试器通道而同时允许测试器与DUT之间双向传信的电路。根据本专利技术的电路包括设置在DUT与测试控制器之间的测试通道中的用于驱动通道传输线的发射极跟随器或源极跟随器晶体管。发射极跟随器或源极跟随器晶体管可设置在探针板上，并且测试控制器中的电路用于提供下拉终接。认识到当在该通道中设置了缓冲器时双向信号通常被阻止，根据本专利技术的电路还使得能在DUT通道与测试控制器之间双向传信。双向传信是通过在发射极跟随器晶体管的基极与发射极之间或在源极跟随器晶体管的栅极-源极之间使用一旁路电阻器以允许DUT通过该晶体管驱动测试控制器、并允许测试控制器通过旁路电阻器驱动信号回到DUT来提供的。旁路电阻器还允许由测试器进行泄漏测量(强加电压，测量电流；或是强加电流，测量电压)，因为电阻器值与通常所测量的低泄漏电流相比相对较小。当测试器将信号驱动至DUT时，DUT输入为高阻抗，因此在电阻器两端的电压降很小或没有，并且晶体管的Vbe接近0伏特，从而确保晶体管截止。在集电极电压大于最大测试器驱动电压(Vdd或Vdd+Vbe伏)的情况下，缓冲器的基极和发射极结将被相对于集电极反向偏置，并且没有电流流向或来自晶体管。当DUT在驱动测试通道时，由测试控制器在传输线的测试器端为射极跟随器晶体管提供终接。典型的测试控制器提供两种用于提供此终接的方便的方法。第一种方法是使用被编程到小于晶体管的Vbe电压降的DC低电平DUT输出电压——通常约为1伏特——的测试控制器驱动器。另一种方法是使用可编程的通道终接选项，前提是测试控制器提供此能力。可编程通道终接可以被编程为当低功率DUT在使用发射极跟随器或源极跟随器晶体管驱动通道时提供电流宿或下拉终接，然后当不使用发射极跟随器或源极跟随器晶体管时消除下拉终接。起到下拉终接功能的测试控制器还可被编程为在操作时补偿发射极跟随器晶体管所体验到的基极至发射极电压降以提供准确的测试结果。附图说明在附图的帮助下来解释本专利技术进一步的细节，其中图1示出用于测试半导体晶片上的DUT的常规测试系统的简化框图；图2示出图示说明了所提供的通过测试系统的通道的常规测试系统的更多细节；图3示出根据本专利技术的一个实施例的在一通道中设置的使得低功率DUT信号能驱动测试系统的发射极跟随器晶体管；图4示出被修改成用源极跟随器晶体管代替发射极跟随器晶体管的图3的电路；以及图5示出被修改成图示说明发射极跟随器晶体管可以与用于校正由于发射极跟随器晶体管的引入所引起的电压变动的温度补偿一起被包括在探针板中的图3的电路。具体实施例方式图3示出根据本专利技术的一个实施例的设置在一通道31中的使得低功率或低电流DUT信号能驱动测试系统的发射极跟随器晶体管40。发射极跟随器晶体管40设置在通道31中且其基极连接至DUT 35，其发射极连接至测试控制器4，基极和发射极还由电阻器42连接在一起。电阻器42提供一条用于双向传信的路径以使得当DUT 35在驱动通道31时，测试控制器4能向DUT 35提供信号，并且还使得测试控制器4能驱动通道31以及接收来自通道31的信号以提供参数测试。在一个实施例中，晶体管40的集电极与示为Vdd的系统电源连接。在如图3中所示的另一实施例中，晶体管40的集电极被连接至Vdd+1V以通过晶体管40补偿约1V的基极-发射极Vbe电压降。对Vbe的补偿允许DUT 35将驱动信号抬高至Vdd。使用射极跟随器配置是因为它具有接近一致的电压增益，因此基极电压中的变化表现为发射极终接两端的恒定电压偏置，并且提高的驱动电流使低输出电流DUT 35能驱动50欧姆传输线和终接46或缓冲器30。有了一致的电压增益，就能由接收由晶体管40的恒定电压偏置Vbe偏置的DUT 35通道电压的测试控制器4来执行准确的电压测试测量。虽然在图3中示出一个发射极跟随器的配置，但是应理解可以根据设计要求使用不同的射极跟随器配置。图示出测试控制器4包括有时被称为引脚电子电路(pin electronics)的用于提供去往和来自DUT 35的双向传信的缓冲器30和32。图示出通过具有与其余通道线的50欧姆阻抗匹配的50欧姆值的电阻器44设置测试控制器驱动缓冲器32。在不使用本专利技术的典型的测试配置中，当DUT 35在驱动通道并且在通过测试控制器4的比较器缓冲器30测量测试信号时，测试控制器驱动器32可以被编程至高阻抗或“三态”电平。使用本专利技术，测试控制器4能替换地提供一种为晶体管40提供50欧姆下拉终接的方便的方法。当使用驱动器32来提供终接时，它被简单地编程到DC电压。例如，如果DUT 35的低电平电压输出为0伏，则驱动器32可以被编程以具有固定的输出电压，例如-1.0V。在此情形中，当DUT 35本文档来自技高网...
【技术保护点】
一种探针板，包括设在测试通道中的电压跟随器放大器。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：CA米勒，
申请(专利权)人：佛姆法克特股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。