一种通过四通道ＩＯ接口控制并读写ＮａｎｄＦｌａｓｈ的方法技术

本发明专利技术涉及一种通过四通道ＩＯ接口控制并读写ＮａｎｄＦｌａｓｈ的方法，在ＱＳ接口和ＮＦ接口之间设置一种命令解析器，将ＱＳ接口协议转换为原来的ＮＦ接口协议，并采用ＱＳ接口同主控制器通讯。本发明专利技术有益的效果是：１、以５口线的ＱＳ接口替代了原来复杂的ＮＦ接口，降低了ＮａｎｄＦｌａｓｈ接口的复杂性，扩大了ＮａｎｄＦｌａｓｈ的使用范围。２、在ＱＳ接口和ＮＦ接口之间引入了命令解析器，使得无需改变现有ＮａｎｄＦｌａｓｈ的设计即可引入ＱＳ接口。３、制定了ＱＳ接口的协议，在实现新接口的同时，实现了原有ＮＦ协议的全部功能。

【技术实现步骤摘要】

本专利技术涉及芯片设计领域，尤其是一种通过四通道IO接口控制并读写 NandFlash 的方法。
技术介绍
Nand型Flash(NandFlash)是一种广泛使用的非易失存储器 NVM(Non-VolatileMemory),其最大的特点是容量大。目前，大容量存储设备，如U 盘、SD卡上使用的存储体都是NandFlash。虽然NandFlash具有容量大的优点，但是其接口较复杂。连同数据链和控制线， NandFlash需要至少16跟通讯线才能被主控制器控制。下表以K9F系列NandFlash为例，列示了典型NandFlash的控制及数据接口，并 说明其各自的作用。权利要求1.，其特征在于在QS接口 和NF接口之间设置一种命令解析器，将QS接口协议转换为原来的NF接口协议，并采 用QS接口同主控制器通讯。2.根据权利要求1所述的通过四通道IO接口控制并读写NandFlash的方法，其特征 在于所述的QS接口为一种5 口线串行接口。3.根据权利要求1所述的通过四通道IO接口控制并读写NandFlash的方法，其特征 在于命令解析器由两个4位锁存器、译码器、数据锁存器、WE/RE时钟发生器及辅助 电路构成；两个4位锁存器在时钟控制器作用下，负责把QS接口的4位串行数据转换成 NF接口需要的8位并行数据；译码器负责对8位并行数据进行解析，以判别各种命令模 式；数据锁存器负责在需要的时候保证数据总线的状态保持不变，防止其他命令的操作 破坏数据总线的数据状态；WE/RE时钟发生器负责产生NF接口所需要的WE/RE时序。全文摘要本专利技术涉及，在QS接口和NF接口之间设置一种命令解析器，将QS接口协议转换为原来的NF接口协议，并采用QS接口同主控制器通讯。本专利技术有益的效果是1、以5口线的QS接口替代了原来复杂的NF接口，降低了NandFlash接口的复杂性，扩大了NandFlash的使用范围。2、在QS接口和NF接口之间引入了命令解析器，使得无需改变现有NandFlash的设计即可引入QS接口。3、制定了QS接口的协议，在实现新接口的同时，实现了原有NF协议的全部功能。文档编号G06F13/20GK102023943SQ20101057311公开日2011年4月20日 申请日期2010年11月25日 优先权日2010年11月25日专利技术者裴育, 邱柏云 申请人:杭州晟元芯片技术有限公司本文档来自技高网...

【技术保护点】
一种通过四通道ＩＯ接口控制并读写ＮａｎｄＦｌａｓｈ的方法，其特征在于：在ＱＳ接口和ＮＦ接口之间设置一种命令解析器，将ＱＳ接口协议转换为原来的ＮＦ接口协议，并采用ＱＳ接口同主控制器通讯。

【技术特征摘要】

【专利技术属性】
技术研发人员：邱柏云，裴育，
申请(专利权)人：杭州晟元芯片技术有限公司，
类型：发明
国别省市：86[中国|杭州]