查询设备以获得信息制造技术

在一个实施例中，本发明专利技术包括一种用于查询设备以获得信息的方法，用于在处理器单元中接收来自外围设备的第一写入请求；响应于所述第一写入请求来获得所述处理器单元的信息；以及将包括所述信息的第二写入请求从所述处理器单元发送到所述外围设备。描述了其它实施例，并且要求保护这些实施例。？

【技术实现步骤摘要】
查询设备以获得信息
技术介绍
在现代计算机系统中，各种部件根据给定的通信协议来彼此通信。例如，外围设备可以经由中间接口与系统的处理器进行通信，所述中间接口例如耦合在设备与处理器之间的控制中心。这种通信的一种示例形式是根据所谓的快速外围组件互连(PCI E^reSSTM(PCIeTM))通信协议。 典型的事务包括写入事务和读取事务、中断等。典型地，外围设备使用读取事务从 存储器获得数据。然而，这些设备通常不将读取事务直接传送给处理器，例如不查询关于处 理器的信息。这是因为由于会发生输入输出相关并且会进一步在处理器中产生排序问题， 所以允许这样的查询是非常规的并且困难的。因此，虽然处理器可以包括各种标识信息，例 如处理器标识符(ID)信息、融合信息、状态信息或关于其性能的配置信息等，但是耦合到 处理器的设备通常难以或者不可能获得这些信息。附图说明 图1是根据本专利技术的一个实施例的方法的流程图。 图2是根据本专利技术的一个实施例的系统的一部分的框图。 图3是根据本专利技术的实施例的处理器单元的框图。 图4是根据本专利技术的另一个实施例的处理器单元的框图。 图5是根据本专利技术的一个实施例的系统的框图。 图6是根据本专利技术的另一个实施例的系统的框图。具体实施例方式在各种实施例中，为了使耦合到处理器单元的设备能够直接从该处理器单元获得 信息，可以提供包括写入-写入事务的数据流。特别地，来自诸如外围设备这样的设备的写 入事务的寄存器存取的厂商定义的消息(RAVDM，或简称VDM)可以用于从处理器单元请求 信息。响应于该写入请求，处理器单元可以使用类似的写入请求事务来获得所请求的信息， 并将其提供回外围设备。以这种方式，可以避免与读取请求有关的复杂问题。这些复杂问题 包括数据相关性问题和排序问题。此外，对处理器的这种读取通常不发生，因为存储器控制 器或其它控制器设备不提供允许对处理器单元的内部设备进行读取的对等周期。从历史上 看，未曾支持过从外围设备对根(例如，处理器)单元的上游配置读取/写入(R/W)访问。 在一个实施例中，这种写入-写入事务可以与使用模型一起使用，以获得关于处理器单元的配置信息，例如可以在系统加电或初始化期间发生。特别地，在一种这样的实现 中，外设控制器中心(PCH)可以请求与处理器单元有关的所谓的库存单位(SKU)信息。这 种SKU信息可以提供关于处理器在工厂中所配置的配置细节。也就是说，某些处理器可以 制造成具有各种特征，例如多个核心、可用的工作频率、附加的功能单元、工作模式等。然 而，在制造期间可以对不同的处理器进行不同的配置。例如，可编程熔丝可以用于仅使能给 定处理器功能的特定部分。以这种方式，制造商可以容易地制造具有相同半导体加工工序4(例如，掩模等)的许多批设备，然后在工厂中，每一个处理器可以被单独编程以使能/禁用 各种特征。以这种方式，可以根据所使能的特征以不同的价格水平出售共同制造的设备。 因此在一些使用模型中，PCH或其它耦合到这样的处理器的外围设备可以在启动 时设法确定处理器的性能。所以，使用根据本专利技术的实施例的写入-写入事务，外围设备可 以获得能够包含ID信息的配置和性能信息，例如处理器厂商、处理器类型(即，用途细分 (segment targeted))、处理器的年代(即，生产的年份)、使能/禁用的特征、最大功耗、典 型时延等。 现在参照图l，示出了根据本专利技术的一个实施例的方法的流程图。如图1所示，方 法100可以由处理器单元执行来接收写入请求并且对它进行相应的处理。如图1所示，方 法100可以从接收针对预定位置的写入查询开始(框IIO)。例如，处理器单元的接口可以 从耦合在它与诸如PCH这样的外围设备之间的互连接收写入请求。该写入请求可以是针对 预定总线/设备/功能(BDF&BAR)及偏移的RAV匿写入。此外，除了写入请求的该地址信 息之外，该请求还可以包括可以被使用或者可以不被使用的数据，如后文对此的进一步描 述。作为一个示例，BDF/Bar和偏移可以用于标识处理器单元内的在其中存储请求的队列， 例如，厂商定义的消息(V匿)队列。 仍然参照图l，基于所述位置信息，可以将写入请求路由到所述位置(框120)。因 此，例如可以通过处理器单元的各种电路将写入请求转发给写入队列。 之后，可以随后从目标位置读取写入查询的信息(框130)。例如，当VDM队列的 针对该写入请求的条目到达该队列的顶部时，可以处理该条目。所读取的信息可以用于处 理来自外围设备的写入请求，就像该写入请求是访问处理器单元的期望信息的读取请求一 样。例如，条目中的偏移信息可以用于指示要从何处获得所请求的信息。因此，可以基于所 请求的信息从所述位置获得期望信息(框140)。本专利技术的范围并不限于此，例如，偏移可以 预先确定要获得的信息。在这种实现中，偏移可以用来触发微码或其它硬件、软件或固件来 获得期望信息。该信息可以与处理器单元中存在的一组配置寄存器中的一个或更多个相对 应。这种配置寄存器可以包括处理器ID寄存器、一个或更多个包含关于使能或禁用各种处 理器特征、总线速度等的信息的性能寄存器。如下文将讨论的，可以使用与写入查询一同接 收到的数据来实现其他获得信息的方式。 接着，当已经获得了请求信息时，可以形成因此作为输入的写入请求的响应的写入请求(框150)。作为一个示例，该写入请求可以是类似的RAV匿消息，以将所获得的信息写回外围设备。因此，在框160处，可以将写入请求从处理器单元输出到请求设备。可替换地，在框160处，可以将所形成的写入请求从处理器单元输出到借助CPU单元寄存器确定的不同设备。由此，所形成的写入请求用作对输入的写入查询的响应。因此，多个写入-写入事务与输入的读取请求及相关联的返回到请求设备的完成消息具有相同的效果，而不存在给出的通信协议在排序需求、相关性方面的复杂性、额外的内部数据路径复杂性等问题。虽然所描述的是图1的实施例中的特定实现，但是本专利技术的范围并不限于此。 这些实施例可以用许多不同的系统和处理器类型来实现。然而，某些实现可以结合具有处理器单元的平台来使用，所述处理器单元可以是单冲模集成电路，其包括多个处理器核心、高速缓冲存储器、相关联的逻辑、存储器控制器、接口控制器等。 现在参照图2，示出了根据本专利技术的一个实施例的系统的一部分的框图。如图2所示，系统200包括耦合到存储器260的处理器单元210和PCH280，所述存储器260在一个实 施例中可以是动态随机存取存储器(DRAM)。如图2所示，处理器单元210可以包括多个核 心220a-220d(总称为核心220)。每一个核心可以与相应的高速缓冲存储器225a_225d(总 称为高速缓冲存储器225)相关联。此外，处理器单元210包括非核心逻辑230，其可以包括 处理器的不在核心中的各种逻辑，例如，特定接口和控制逻辑。处理器单元210内还存在输 入/输出(I/O)接口 240，其提供与互连245的接口，所述互连245在一个实施例中可以是 直接媒体接口 (DMI)或另一耦合在处理器单元210与PCH 280之间的点对点互连。此外， 处理器单元210还包括存储器控制器250，其提供了处理器单元与存储器260之间的接口 。 尽管为了便于说本文档来自技高网...

【技术保护点】
一种方法，包括：在处理器单元中接收来自外围设备的第一写入请求；响应于所述第一写入请求，获得所述处理器单元的信息；以及将包括所述信息的第二写入请求从所述处理器单元发送到所述外围设备，其中，所述第二写入请求是响应于所述第一写入请求被发送的。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：BR怀特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]