本发明专利技术公开了一种利用ＣＰＬＤ来扩展嵌入式处理器ＧＰＩＯ的方法，其中利用ＣＰＬＤ（可编程逻辑器件）器件来扩展嵌入式处理器ＧＰＩＯ（通用输入输出引脚）达到控制多路语音模块和技术。本发明专利技术有效的把低廉的ＣＰＬＤ器件与高端的嵌入式处理器有机的结合到一起，方便用户利用同一个嵌入式处理器完成丰富的附加功能。本发明专利技术占用嵌入式处理器４条ＧＰＩＯ（利用软件模拟ＳＰＩ总线接口）、或者１个硬件ＳＰＩ接口和１条ＧＰＩＯ，最多可以扩展出ＣＰＬＤ实际ＧＰＩＯ数量减去４的ＧＰＩＯ线，极大的丰富了嵌入式处理器的应用范围。
【技术实现步骤摘要】
本专利技术 涉及一种扩展嵌入式处理器GPIO的方法，具体涉及一种涉及到利用 CPLD器件来扩展嵌入式处理器GPIO的通信技术。
技术介绍
随着科学技术的发展和芯片工艺技术的提高，越来越多的嵌入式处理器(尤其 是数字信号处理器)为用户提供了越来越高的单芯片性能、越来减小的单芯片尺寸和越 来越低的功耗，从而让用户的设计变得越来越轻松、快捷和低成本，但同时也会让部分 用户在实际设计中遇到例如GPIO不够用的情况，有时用户为了扩展GPIO数量，不得不 加入较多的逻辑器件，或者不得不更换具有更多GPIO的嵌入式处理器，前者由于使用多 个芯片，将会较大程度的增加印制电路板的尺寸和布线的工作量，而后者可能引入更多 的硬件成本和设计难度。
技术实现思路
本专利技术所要解决的技术问题是提供一种解决上述缺陷的嵌入式设计技术，具体 为一种利用CPLD来扩展嵌入式处理器GPIO的方法，利用CPLD (可编程逻辑器件)器 件来扩展嵌入式处理器GPIO (通用输入输出引脚)达到控制多路语音模块和技术。本专利技术所提出的技术问题是这样解决的构造一种利用CPLD来扩展嵌入式处 理器GPIO的方法，其特征在于包括一个带硬件SPI接口的嵌入式处理器，和一个带软 件模拟SPI接口的CPLD器件，其中，CPLD器件是负责解释嵌入式处理器SPI总线的数 据，根据数据中对应指令转换出对应的GPIO接口；本专利技术还包括嵌入式处理器端的SPI 总线处理软件和CPLD器件中的解释程序部分，其中SPI总线处理软件负责初始化嵌入式 处理器的硬件SPI接口，同时通过SPI总线向CPLD器件输入控制命令；CPLD解释程序 主要负责分析SPI总线数据，根据相应的命令控制内部10，让其协助完成嵌入式处理器 的扩展功能。一种应用上述方法的嵌入式程控交换机，其特征在于包括一个数字信号处理 器、一个CPLD器件、4个电话线路接口和4个双色LED灯，数字信号处理器通过SPI总线连接CPLD，通过CPLD的解释程序，输出4条电话线 路接口 FXO需要的片选信号和SPI数据总线到FXO模块，数字信号处理器需要操作FXO 模块时，首先会向指定的模块送出片选信号以激活模块，然后通过SPI数据总线向模块写 入指令或读取模块状态，以达到诸如判断线路状态，接听电话，挂断电话等功能，数字 信号处理器的PCM总线和模块的PCM总线直接对接，利用时分复用的规则来交互声音数 据，同时一个双色LED灯与CPLD的2条GPIO直接连接，解释程序在收到数字信号处 理器驱动LED的命令时，控制其GPIO的输出状态即可达到控制LED灯的目的，其中CPLD器件在GPIOl有效时，从SPI接口接收一个控制命令加一个数据共2个 字节数据到缓冲区，CPLD根据接收的控制命令判断是控制LED信号，还是作为FXO模块的片选信号， 如果是控制LED命令，将一个字节的数据解析出控制4个LED的状态， 如果是控制FXO模块的片选信号，将一个字节的数据解析出控制4个FXO的片选状 态；同时会收到GPI02有效的状态，此时继续从SPI接口读取控制FXO模块寄存器的数 据，以完成操作FXO模块的功能。本专利技术的有益效果为本专利技术有效的把低廉的CPLD器件与高端的嵌入式处理 器有机的结合到一起，方便用户利用同一个嵌入式处理器完成丰富的附加功能。本专利技术 占用嵌入式处理器4条GPIO (利用软件模拟SPI总线接口)、或者1个硬件SPI接口和 1条GPIO，最多可以扩展出CPLD实际GPIO数量减去4的GPIO线，极大的丰富了嵌入 式处理器的应用范围。该技术利用低成本的CPLD芯片，为高端的嵌入式处理器(尤其是数字信号处 理器)提供了丰富的输入输出引脚，从而最大可能的发挥了嵌入式处理器的功能。附图说明图1是本专利技术所述的硬件架构示意图。图2 —个字节的软件流程示意图。图3是本专利技术所述的嵌入式程控交换机的结构示意图。图4是图3所述的交换机的流程示意图。具体实施例方式下面结合附图对本专利技术做进一步的说明专利技术有效的把低廉的CPLD器件与高端的嵌入式处理器有机的结合到一起，方便用 户利用同一个嵌入式处理器完成丰富的附加功能。本专利技术占用嵌入式处理器4条GPIO (利用软件模拟SPI总线接口)、或者1个硬件SPI接口和1条GPIO，最多可以扩展出 CPLD实际GPIO数量减去4的GPIO线，极大的丰富了嵌入式处理器的应用范围。本专利技术硬件架构如图1所示，包括一个嵌入式处理器(带硬件SPI接口)和一个 CPLD器件。其中，CPLD器件是本专利技术的核心部分，负责解释嵌入式处理器SPI总线的数 据，根据数据中对应指令转换出对应的GPIO接口。本专利技术软件包括嵌入式处理器端SPI 总线处理软件和CPLD器件中的解释程序，SPI总线处理软件主要负责初始化嵌入式处理 器的硬件SPI接口，同时通过SPI总线向CPLD器件输入控制命令；CPLD解释程序，主 要负责分析SPI总线数据，根据相应的命令控制内部10，让其协助完成嵌入式处理器的 扩展功能。本专利技术在此提供一种应用上述方法的嵌入式程控交换机，该系统包括一个数字 信号处理器、一个CPLD芯片以及4个电话线路接口和4个双色LED灯，其具体结构如 图3。在该系统中4个双色LED灯和4 个FXO模块一共需要12条GPIO，通常情况 下数字信号处理器芯片除去系统自身需要的GPIO外，难以提供如此多的GPIO，数字信号处理器SPI总线包括一个SPI接口和2条GPIO (GPIOU GPI02)。该系统中PCM 总线与本专利技术无关，只是为完整说明系统功能而引入。数字信号处理器通过SPI总线连 接CPLD，通过CPLD的解释程序，输出4条电话线路接口(FXO)需要的片选信号和 SPI数据总线到FXO模块，数字信号处理器需要操作FXO模块时，首先会向指定的模块 送出片选信号以激活模块，然后通过SPI数据总线向模块写入指令或读取模块状态，以达 到诸如判断线路状态，接听电话，挂断电话等功能；数字信号处理器的PCM总线和模块 的PCM总线直接对接，利用时分复用的规则来交互声音数据。同时一个双色LED灯与 CPLD的2条GPIO直接连接，解释程序在收到数字信号处理器驱动LED的命令时，控制 其GPIO的输出状态即可达到控制LED灯的目的。 图4给出了该系统的工作流程如下CPLD器件在GPIOl有 效时，从SPI接口接收一个控制命令加一个数据共2个字节 数据到缓冲区；CPLD根据接收的控制命令判断是控制LED信号，还是作为FXO模块的片选信号； 如果是控制LED命令，将一个字节的数据解析出控制4个LED的状态； 如果是控制FXO模块的片选信号，将一个字节的数据解析出控制4个FXO的片选状 态；同时会收到GPI02有效的状态，此时继续从SPI接口读取控制FXO模块寄存器的数 据，以完成操作FXO模块的功能。权利要求1.一种利用CPLD来扩展嵌入式处理器GPIO的方法，其特征在于包括一个带硬 件SPI接口的嵌入式处理器，和一个带软件模拟SPI接口的CPLD器件，其中，CPLD器 件是负责解释嵌入式处理器SPI总线的数据，根据数据中对应指令转换出对应的GPIO接 口，本专利技术还包括嵌入式处理器端的SPI总线处理软件和CPLD器件中的解释程序部分， 其中SP本文档来自技高网...
【技术保护点】
一种利用ＣＰＬＤ来扩展嵌入式处理器ＧＰＩＯ的方法，其特征在于：包括一个带硬件ＳＰＩ接口的嵌入式处理器，和一个带软件模拟ＳＰＩ接口的ＣＰＬＤ器件， 其中，ＣＰＬＤ器件是负责解释嵌入式处理器ＳＰＩ总线的数据，根据数据中对应指令转换出对应的ＧＰＩＯ接口，本专利技术还包括嵌入式处理器端的ＳＰＩ总线处理软件和ＣＰＬＤ器件中的解释程序部分，其中ＳＰＩ总线处理软件负责初始化嵌入式处理器的硬件ＳＰＩ接口，同时通过ＳＰＩ总线向ＣＰＬＤ器件输入控制命令，ＣＰＬＤ解释程序主要负责分析ＳＰＩ总线数据，根据相应的命令控制内部ＩＯ，让其协助完成嵌入式处理器的扩展功能。
【技术特征摘要】
【专利技术属性】
技术研发人员：林雪峰，王洪振，秦智，
申请(专利权)人：成都智科通信技术有限公司，
类型：发明
国别省市：90
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。