ＳＰＩ外设访问装置及方法制造方法及图纸

一种ＳＰＩ外设访问装置，该ＳＰＩ外设访问装置与一主控处理器相连接。该ＳＰＩ外设访问装置包括：ＳＰＩ通信接口，用于连接一个或多个ＳＰＩ外设；操作字寄存器，用于设定要操作的ＳＰＩ外设和操作类型；控制字寄存器，用于设定要操作的ＳＰＩ外设的时钟频率、时钟相位及时钟极性；时钟生成单元，用于根据控制字寄存器中设定的时钟频率、时钟相位及时钟极性产生相应的时钟信号；及逻辑控制单元，用于控制ＳＰＩ通信接口按照上述产生的时钟信号对要操作的ＳＰＩ外设进行读写操作。通过本发明专利技术可有效地减少主控处理器在挂接多个ＳＰＩ外设时需要的信号端口的数量，同时能灵活地增加或减少ＳＰＩ外设的数量。

【技术实现步骤摘要】

本专利技术涉及电子
，尤其涉及一种SPI外设访问装置及方法。
技术介绍
SPI (Serial Peripheral Interface，串行外围设备接口)是由 Motorola 公司开发，用来在微控制器和外围设备芯片之间提供一个低成本、易使用的接口(SPI有时候也被称为 4线接口，包括片选线、时钟线、数据输出线及数据输入线)。这种接口可以用来连接存 储器(存储数据)、A/D转换器、D/A转换器、实时时钟日历、LCD驱动器、传感器、 音频芯片，甚至其他处理器。支持SPI的元件很多，并且还一直在增加。与标准的串行接口不同，SPI是一个同步协议接口，所有的传输都参照一个共同 的时钟，这个同步时钟信号由主控处理器产生。可能会有许多芯片连到主控处理器的同 一个SPI接口上，这时主控处理器通过触发从SPI外设的片选输入引脚来选择需要进行读 写操作的SPI外设，没有被选中的SPI外设将不会参与SPI传输。然而当一个主控处理器上挂接的SPI外设越来越多的时候，就会出现以下问 题(1)增加一个SPI外设，就需要多占用主控处理器的一个输入输出端口来提供增 加的SPI外设的片选信号；然而在任何电子系统中，主控处理器的输入输出端口资源是 很宝贵且有限的。(2)不是所有的SPI外设的时钟相位都一样，例如有的是在时钟信号的上升沿进 行数据采样，有的是在时钟信号的下降沿进行数据采样。这样一来，主控处理器在对某 一个SPI外设进行读写操作的时候还要使其时钟相位与要操作的SPI外设时钟相位匹配。 不便于快速添加不同时钟相位的SPI外设到电子系统中。(3)不是所有的SPI外设的时钟频率都一样，例如有的SPI外设要求的时钟频率 是8.192MHz，有的SPI外设要求的时钟频率是1.024MHz，在主控处理器访问某一个SPI 外设时也需要产生与要操作的SPI外设的时钟频率相同的时钟信号，占用主控处理器的资 源。例如当一个主控处理器要循环采集多个不同时钟频率的SPI外设的输出数据的时候， 主控处理器要循环控制产生对应的SPI外设的时钟频率的时钟信号。(4)不是所有的SPI外设的时钟极性都一样，例如有的SPI外设的时钟极性是高 电平，有的SPI外设要求的时钟极性是低电平，主控处理器在访问不同时钟极性的SPI外 设需要采用不同极性的时钟信号。
技术实现思路
鉴于以上内容有必要提供一种SPI外设访问装置，该SPI外设访问装置与一主控 处理器相连接。该SPI外设访问装置包括SPI通信接口，用于连接一个或多个SPI外 设，使SPI外设访问装置与上述一个或多个SPI外设之间建立符合SPI通信协议的电气连 接；操作字寄存器，用于设定要操作的SPI外设和操作类型，所述操作类型包括是指读/写操作；控制字寄存器，用于设定要操作的SPI外设的时钟频率、时钟相位及时钟极 性；时钟生成单元，用于根据控制字寄存器中设定的时钟频率、时钟相位及时钟极性产 生相应的时钟信号；及逻辑控制单元，用于控制SPI通信接口按照上述产生的时钟信号 对要操作的SPI外设进行读写操作。 鉴于以上内容还有必要提供一种SPI外设访问方法，该方法包括(a)提供一个 SPI外设访问装置，该SPI外设访问装置通过SPI通信接口连接一个或多个SPI外设，并 通过主控通信接口与一主控处理器相连接；(b)设定要操作的SPI外设和操作类型，所述 操作类型是指读/写操作；(C)设定上述要操作的SPI外设的时钟频率、时钟相位及时钟 极性；(d)根据上述设定的时钟步骤、时钟相位及时钟极性产生相应的时钟信号；(e)按 照上述产生的相应的时钟信号对要操作的SPI外设进行读/写操作。 通过本专利技术提供的SPI外设访问装置及其实现方法，有效地减少了主控处理器在 挂接多个SPI外设需要的信号端口的数量，同时能灵活地增加或减少SPI外设的数量。附图说明图1是本专利技术SPI外设访问装置的应用环境的示意图。图2是本专利技术SPI外设访问装置较佳实施例的系统架构图。图3是是图2中的主控通信接口 20和SPI通信接口的详细的硬件接口电路图。图4是本专利技术SPI外设访问装置的实现方法的较佳实施例的流程图。图5是步骤S408中对要操作的SPI外设进行读操作的细化流程图。图6是步骤S408中对要操作的SPI外设进行写操作的细化流程图。具体实施例方式如图1所示，是本专利技术SPI外设访问装置的应用环境的示意图。所述SPI外设 访问装置2是连接多个SPI外设与主控处理器1的桥梁。主控处理器1通过对该SPI外 设访问装置对多个SPI外设进行读写操作。所述多个SPI外设在图1中只画出了三个SPI 外设(包括第一个SPI外设3、第二个SPI外设4及第N个SPI外设5)作为示意。如图2所示，是本专利技术SPI外设访问装置的系统架构图。该装置包括主控通信 接口 20、操作字寄存器21、数据寄存器22、状态字寄存器23、控制字寄存器24、逻辑控 制单元25、SPI通信接口 26及时钟生成单元27。在本较佳实施例中，所述SPI外设访问 装置2是通过一块FPGA (Field-Programmable GateArray)芯片采用硬件描述语言(VHDL) 编程实现的，需要指出的是，在应用中也可以采用微处理器、数字信号处理芯片等具有 可编程功能的芯片加上适当的外围辅助电路来替代本较佳实施例中的FPGA芯片。所述操作字寄存器21用于设定要操作的SPI外设和读/写操作，在本较佳实施 例中，所述操作字寄存器21的数据长度为8位，其格式如下本文档来自技高网...

【技术保护点】
一种ＳＰＩ外设访问装置，该ＳＰＩ外设访问装置与一主控处理器相连接，其特征在于，该ＳＰＩ外设访问装置包括：ＳＰＩ通信接口，用于连接一个或多个ＳＰＩ外设，使ＳＰＩ外设访问装置与上述一个或多个ＳＰＩ外设之间建立符合ＳＰＩ通信协议的电气连接；操作字寄存器，用于设定要操作的ＳＰＩ外设和操作类型，所述操作类型包括是指读／写操作；控制字寄存器，用于设定要操作的ＳＰＩ外设的时钟频率、时钟相位及时钟极性；时钟生成单元，用于根据控制字寄存器中设定的时钟频率、时钟相位及时钟极性产生相应的时钟信号；及逻辑控制单元，用于控制ＳＰＩ通信接口按照上述产生的时钟频率的时钟信号对要操作的ＳＰＩ外设进行读写／操作。

【技术特征摘要】
1.一种SPI外设访问装置，该SPI外设访问装置与一主控处理器相连接，其特征在 于，该SPI外设访问装置包括SPI通信接口，用于连接一个或多个SPI外设，使SPI外设访问装置与上述一个或多 个SPI外设之间建立符合SPI通信协议的电气连接；操作字寄存器，用于设定要操作的SPI外设和操作类型，所述操作类型包括是指读/ 写操作；控制字寄存器，用于设定要操作的SPI外设的时钟频率、时钟相位及时钟极性； 时钟生成单元，用于根据控制字寄存器中设定的时钟频率、时钟相位及时钟极性产 生相应的时钟信号；及逻辑控制单元，用于控制SPI通信接口按照上述产生的时钟频率的时钟信号对要操作 的SPI外设进行读写/操作。2.如权利要求1所述的SPI外设访问装置，其特征在于，该装置还包括 主控通信接口，用于使SPI外设访问装置与主控处理器建立通信连接。3.如权利要求1所述的SPI外设访问装置，其特征在于，该装置还包括状态字寄存 器，用于存储当前SPI外设的读/写操作是否完成的标志的值。4.如权利要求1所述的SPI外设访问装置，其特征在于，该装置还包括数据寄存器， 用于在对要操作的SPI外设进行读操作时，保存SPI外设访问装置从要操作的SPI外设中 读取的输出数据。5.如权利要求4所述的SPI外设访问装置，其特征在于，所述数据寄存器还用于在对 要操作的SPI外设进行写操作时，存储SPI外设访问...

【专利技术属性】
技术研发人员：黄振文，陈培超，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94[中国|深圳]