阵列基板及其制造方法技术

本发明专利技术提供一种阵列基板及其制造方法，制造方法包括如下步骤：S1：在玻璃基板上沉积第一金属层；S2：形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔和位于第一端子上的端子接触孔；其中栅极绝缘层的厚度为

【技术实现步骤摘要】
阵列基板及其制造方法
本专利技术涉及显影面板的
，尤其涉及一种阵列基板及其制造方法。
技术介绍
TFT(ThinFilmTransistor)是薄膜晶体管的缩写。TFT式显示屏是各类屏的主流显示设备，该类显示屏上的每个像素点都是由集成在像素点后面的薄膜晶体管来驱动。TFT-LCD、AMOLED、AMQLED和Micro-LED等要实现良好的显示效果，都与阵列基板有着密不可分的关系。目前，现有面板主流发展技术包括窄边框设计和自发光显示技术。边框变窄和自发光的像素补偿电路对面板电路设计提出了更高的要求。首先，将走线更多的集成在AA区内，会造成不同金属走线交叠增多，交叠引起的寄生电容增多会导致走线压降增大，面板的功耗增加。其次，现有的阵列基板中，栅极与源漏极存在一定的交叠面积，形成了栅极和源极之间的电容Cgs和栅极和漏极之间的电容Cgd，并且阵列基板上扫描线和数据线相互交叉也会形成寄生电容。交叠电容的存在会使像素电极存在一定程度的跳变电压，即某一行开启或关闭时，栅极电压在关闭电压Voff和打开电压Von之间变化，该过程中寄生电容使像素电极产生跳变电压，跳变电压的大小与寄生电容的电容值成正比。图1所示为现有BCETFT(背沟道蚀刻型TFT)的结构示意图，包括衬底基板10、设置在衬底基板10上的栅极20、覆盖栅极10的栅极绝缘层30、设置在栅极绝缘层30上的有源层40以及设置在栅极绝缘层30和有源层40上且分别与有源层40两端接触的源极51和漏极52。现有栅极绝缘层30的厚度一般为为降低面板功耗，需要降低电阻和电容负载。由于电容与栅极和源漏极之间的距离成反比，可以通过增加栅极和源漏极之间的距离来达到减小电容的目的。但是栅极和源漏极之间的距离增大，同时也会影响到TFT的特性，因此现有的阵列基板不能够到达降低器件电容从而降低器件功耗的目的。
技术实现思路
本专利技术的目的在于提供一种降低第一金属层和第二金属层的交叠区域的寄生电容且实现降低功耗的阵列基板及其制造方法。本专利技术提供一种阵列基板的制造方法，其包括如下步骤：S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；S2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔和位于第一端子上的端子接触孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为至半导体沟道孔下方的栅极绝缘层的厚度为至S3：在步骤S2的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；S4：在步骤S3的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。本专利技术还提供一种阵列基板的制造方法，其包括如下步骤：S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；S2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为至半导体沟道孔下方的栅极绝缘层的厚度为至S3：在步骤S2的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；S4：对栅极绝缘层进行刻蚀并形成位于第一端子上的端子接触孔；S5：在步骤S4的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。本专利技术还提供一种阵列基板的制造方法，其包括如下步骤：S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；S2：首先沉积覆盖栅极和第一端子的第一栅极绝缘层和位于第一栅极绝缘层上的负性光阻；然后对负性光阻进行曝光显影和刻蚀，形成位于半导体沟道所在区域并位于栅极上的半导体沟道孔；最后灰化去掉负性光阻；其中第一栅极绝缘层的材料为低温SiNx，其厚度为至S3：首先在步骤S2的基础上沉积第二栅极绝缘层和位于第二栅极绝缘层上的正性光阻；然后对第二栅极绝缘层和正性光阻进行曝光显影和刻蚀，使得在前体半导体沟道孔上形成半导体沟道孔，半导体沟道孔由刻蚀部分第二栅极绝缘层形成的；最后灰化去掉正性光阻；其中，第二栅极绝缘层的厚度为至第一栅极绝缘层和第二栅极绝缘层分别在源极所在区域和漏极所在区域的厚度之和为至半导体沟道孔处下方的第二栅极绝缘层的厚度为至S4：在步骤S3的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成部分位于半导体沟道孔内的半导体层；S5：在步骤S4的基础上刻蚀第一栅极绝缘层和第二栅极绝缘层并在第一端子上形成端子接触孔；S6：在步骤S5的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。本专利技术又提供一种阵列基板，其由上述阵列基板的制造方法制造的。本专利技术阵列基板通过把第一金属层和第二金属层的交叠距离增大至减小第一金属层和第二金属层交叠区域的寄生电容，在不增加额外掩膜版的情况下，降低TFT开关的寄生电容。附图说明图1为现有BCETFT的结构示意图；图2(a)至图5为本专利技术阵列基板的第一实施例的制造方法；图6至图10为本专利技术阵列基板的第二实施例的制造方法；图11至图16为本专利技术阵列基板的第二实施例的制造方法；图17为本专利技术阵列基板仿真出的Vgs与Ids之间关系的曲线图。具体实施方式下面结合附图和具体实施例，进一步阐明本专利技术，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围，在阅读了本专利技术之后，本领域技术人员对本专利技术的各种等价形式的修改均落于本申请所附权利要求所限定的范围。为使图面简洁，各图中只示意性地表示出了与本专利技术相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。图2(a)至图5为本专利技术阵列基板的第一实施例的制造方法，其包括如下步骤：S1：如图2(a)至图2(d)所示，在玻璃基板10上沉积第一金属层20，然后通过曝光显影和刻蚀形成位于像素区域的栅极21和位于端子区域的第一端子22。步骤S1的具体包括如下步骤：S11：如图2(a)所示，在玻璃基板10上沉积第一金属层20，并在第一金属层20上涂覆第一光阻101；S12：如图2(b)所示，对第一光阻101曝光和显影，显影掉第一光阻101；S13：如图2(c)所示，刻蚀掉未被第本文档来自技高网...

【技术保护点】
1.一种阵列基板的制造方法，其特征在于，其包括如下步骤：/nS1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；/nS2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔和位于第一端子上的端子接触孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为

【技术特征摘要】
1.一种阵列基板的制造方法，其特征在于，其包括如下步骤：
S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；
S2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔和位于第一端子上的端子接触孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为至半导体沟道孔下方的栅极绝缘层的厚度为至
S3：在步骤S2的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；
S4：在步骤S3的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。


2.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S2的具体包括如下步骤：
S21：沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；
S22：采用栅极绝缘层半透掩膜版对光阻进行曝光显影，半导体沟道所在区域内的部分光阻被显影掉，端子接触孔所在区域的光阻全部被显影掉；栅极绝缘层半透掩膜版包括位于半导体沟道所在区域的半曝光区域、位于端子接触孔所在区域的全曝光区域以及其他未曝光区域；
S23：继续对光阻和栅极绝缘层进行曝光显影和刻蚀，首先刻蚀端子接触孔所在区域的栅极绝缘层并形成端子接触孔，然后对半导体沟道所在区域的部分光阻进行灰化处理并去掉所述部分光阻，最后对半导体沟道所在区域的栅极绝缘层进行刻蚀并形成半导体沟道孔；
S24：灰化去掉光阻。


3.根据权利要求1所述的阵列基板的制造方法，其特征在于，步骤S3中，采用半导体掩膜版对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；步骤S4中，采用源漏极掩膜版对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。


4.一种阵列基板的制造方法，其特征在于，其包括如下步骤：
S1：在玻璃基板上沉积第一金属层，然后通过曝光显影和刻蚀形成位于像素区域的栅极和位于端子区域的第一端子；
S2：首先沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；然后对栅极绝缘层和光阻进行曝光和显影，形成位于半导体沟道所在区域并位于栅极绝缘层上的半导体沟道孔；最后灰化去掉光阻；其中栅极绝缘层的厚度为至半导体沟道孔下方的栅极绝缘层的厚度为至
S3：在步骤S2的基础上沉积半导体材料层，对半导体材料层进行刻蚀形成位于部分半导体沟道孔内的半导体层；
S4：对栅极绝缘层进行刻蚀并形成位于第一端子上的端子接触孔；
S5：在步骤S4的基础上沉积第二金属层，对第二金属层金属刻蚀形成分别与半导体层两端接触的源极和漏极以及通过端子接触孔与第一端子接触的第二端子。


5.根据权利要求4所述的阵列基板的制造方法，其特征在于，步骤S2的具体包括如下步骤：
S21：沉积覆盖栅极和第一端子的栅极绝缘层和位于栅极绝缘层上的光阻；
S22：采用源漏极透掩膜版对光阻进行曝光和显影，半导体沟道所在区域内的部分光阻被显影掉；源漏极半...

【专利技术属性】
技术研发人员：费米，王鸣昕，卞存健，徐尚君，舒扬，袁玲，程一鸣，
申请(专利权)人：南京中电熊猫平板显示科技有限公司，
类型：发明
国别省市：江苏;32