在同一个衬底上制造逻辑器件和功率器件制造技术

提供了一种在衬底上形成逻辑器件和功率器件的方法。该方法包括在衬底的第一区域上形成第一垂直鳍并且在衬底的第二区域上形成第二垂直鳍，其中隔离区域将第一区域与第二区域分开，在第二区域的第二垂直鳍上形成电介质下层段，以及在电介质下层段和第二区域的第二垂直鳍上形成第一栅极结构。

【技术实现步骤摘要】
【国外来华专利技术】在同一个衬底上制造逻辑器件和功率器件
技术介绍

本专利技术总体上涉及在同一衬底上形成逻辑晶体管和功率晶体管，并且更具体地涉及由形成在衬底的相同区域上的同一组垂直鳍来制造逻辑晶体管和功率晶体管。
技术介绍
的描述场效应晶体管(FET)通常具有源极、沟道和漏极，其中电流从源极流向漏极，并且栅极控制电流通过器件沟道的流动。场效应晶体管(FET)可以具有多种不同的结构，例如FET被制造为源极、沟道和漏极形成在衬底材料本身中，电流在水平方向上(即，在衬底平面中)流动，并且FinFET形成的沟道从衬底向外延伸，但是电流也从源极到漏极水平流动。与具有平行于衬底平面的单个栅极的MOSFET相比，FinFET的沟道可以是薄矩形硅(Si)的直立平板，通常称为在鳍上具有栅极的鳍。取决于源极和漏极的掺杂，可以形成n-FET或p-FET。FET的示例可以包括金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅场效应晶体管(IGFET)。两个FET也可以被耦合形成互补金属氧化物半导体(CMOS)器件，其中p沟道MOSFET和n沟道MOSFET被耦合在本文档来自技高网...

【技术保护点】
1.一种在衬底上形成逻辑器件和功率器件的方法，包括：/n在所述衬底的第一区域上形成第一垂直鳍，在所述衬底的第二区域上形成第二垂直鳍，其中隔离区域将所述第一区域与所述第二区域分隔开；/n在所述第二垂直鳍上形成电介质下层段；以及/n在所述电介质下层段和所述第二垂直鳍上形成第一栅极结构。/n

【技术特征摘要】
【国外来华专利技术】20171215 US 15/843,7861.一种在衬底上形成逻辑器件和功率器件的方法，包括：
在所述衬底的第一区域上形成第一垂直鳍，在所述衬底的第二区域上形成第二垂直鳍，其中隔离区域将所述第一区域与所述第二区域分隔开；
在所述第二垂直鳍上形成电介质下层段；以及
在所述电介质下层段和所述第二垂直鳍上形成第一栅极结构。


2.如权利要求1所述的方法，其中，所述电介质下层段的厚度在5nm至10nm的范围内。


3.如权利要求1所述的方法，其中，所述电介质下层段由选自由氧化硅(SiO)、氮氧化硅(SiON)、碳氮化硼硅(SiBCN)、碳氮氧化硅(SiOCN)及其组合组成的材料制成。


4.如权利要求1所述的方法，其中，所述第一栅极结构包括在所述电介质下层段上的栅极电介质层，在所述栅极电介质层上的功函数层以及在所述功函数层上的导电栅极填充物。


5.如权利要求1所述的方法，还包含在所述第一垂直鳍上形成第二栅极结构，其中所述栅极结构包括在所述第一垂直鳍上的第二栅极电介质层，在所述栅极电介质层上的第二功函数层以及在所述第二功函数层上的第二导电栅极填充物。


6.如权利要求5所述的方法，其中，所述第一垂直鳍上的所述第二栅极结构和所述第二垂直鳍上的所述第一栅极结构均是倒T形栅极结构，并且所述第二区域上的导电区域具有倒T形。


7.如权利要求1所述的方法，还包括：在所述第一垂直鳍下方的所述衬底中形成底部源极/漏极区域；以及在所述第二垂直鳍下方的所述衬底中形成掺杂阱，其中所述底部源极/漏极区域具有掺杂剂浓度是掺杂阱的掺杂剂浓度的至少5倍。


8.如权利要求7所述的方法，还...

【专利技术属性】
技术研发人员：李俊涛，程慷果，姜丽颖，J·G·高迪埃罗，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US