在同一个衬底上制造逻辑器件和功率器件制造技术

提供了一种在衬底上形成逻辑器件和功率器件的方法。该方法包括在衬底的第一区域上形成第一垂直鳍并且在衬底的第二区域上形成第二垂直鳍，其中隔离区域将第一区域与第二区域分开，在第二区域的第二垂直鳍上形成电介质下层段，以及在电介质下层段和第二区域的第二垂直鳍上形成第一栅极结构。

【技术实现步骤摘要】
【国外来华专利技术】在同一个衬底上制造逻辑器件和功率器件
技术介绍

本专利技术总体上涉及在同一衬底上形成逻辑晶体管和功率晶体管，并且更具体地涉及由形成在衬底的相同区域上的同一组垂直鳍来制造逻辑晶体管和功率晶体管。
技术介绍
的描述场效应晶体管(FET)通常具有源极、沟道和漏极，其中电流从源极流向漏极，并且栅极控制电流通过器件沟道的流动。场效应晶体管(FET)可以具有多种不同的结构，例如FET被制造为源极、沟道和漏极形成在衬底材料本身中，电流在水平方向上(即，在衬底平面中)流动，并且FinFET形成的沟道从衬底向外延伸，但是电流也从源极到漏极水平流动。与具有平行于衬底平面的单个栅极的MOSFET相比，FinFET的沟道可以是薄矩形硅(Si)的直立平板，通常称为在鳍上具有栅极的鳍。取决于源极和漏极的掺杂，可以形成n-FET或p-FET。FET的示例可以包括金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅场效应晶体管(IGFET)。两个FET也可以被耦合形成互补金属氧化物半导体(CMOS)器件，其中p沟道MOSFET和n沟道MOSFET被耦合在一起。随着装置尺寸的不断减小，形成单个部件和电触点变得更加困难。因此，需要一种方法来保留传统FET结构的优点，同时克服由于形成较小的器件组件而产生的缩放问题。
技术实现思路
根据本专利技术的实施例，提供了一种在衬底上形成逻辑器件和功率器件的方法。该方法包括在衬底的第一区域上形成第一垂直鳍并且在衬底的第二区域上形成第二垂直鳍，其中隔离区域将第一区域与第二区域分开。该方法还包括在第二区域上的第二垂直鳍上形成电介质下层段。该方法还包括在电介质下层段和第二区域的第二垂直鳍上形成第一栅极结构。根据本专利技术的另一实施例，提供了一种在衬底上形成逻辑器件和功率器件的方法。该方法包括在衬底的第一区域上形成第一垂直鳍并且在衬底的第二区域上形成第二垂直鳍，其中隔离区域将第一区域与第二区域分开。该方法还包括在第一垂直鳍和第二垂直鳍上形成电介质下层。该方法还包括在电介质下层形成掩模块以及在第二区域上形成第二垂直鳍，以使第一垂直鳍上的电介质下层的一部分暴露。该方法还包括去除电介质下层的暴露部分以在第二垂直鳍上形成电介质下层段。该方法还包括：去除掩模块；以及在电介质下层段形成栅极电介质层以及在第一区域上形成第一垂直鳍。根据本专利技术的又一个实施例，提供了一种衬底上的逻辑器件和功率器件。该器件包括在衬底的第一区域上的第一垂直鳍和在衬底的第二区域上的第二垂直鳍，其中隔离区域将第一区域与第二区域分开。该器件还包括在第一垂直鳍下方的衬底中第一掺杂阱和底部源极/漏极区域。该器件还包括在第二垂直鳍下方的衬底中的第二掺杂阱。所述器件还包括在底部源极/漏极区域和第二掺杂阱上的底部隔离物层。所述器件还包括在底部隔离物层和第二垂直鳍上的电介质下层段，以及在电介质下层段上的第一栅极电介质层。通过下面结合附图对本专利技术的说明性实施例的详细描述，这些以及其他特征和优点将变得显而易见。附图说明以下描述将参考以下附图提供本专利技术的实施例的细节，其中：图1是示出根据本专利技术的实施例的衬底的截面侧视图；图2是示出根据本专利技术实施例的在在每个垂直鳍上具有鳍模板的衬底上形成的多个垂直鳍的截面侧视图；图3是示出根据本专利技术的一个实施例的两个垂直鳍、一个垂直鳍下方的n型阱和在另一个垂直鳍下方的p型阱之间的隔离区域的截面侧视图；图4是示出根据本专利技术的实施例的覆盖垂直鳍和n型阱之一的掩模块的截面侧视图；图5是示出根据本专利技术的实施例的在暴露的垂直鳍的侧壁上的衬里层的截面侧视图；图6是示出根据本专利技术的实施例的在p型阱中形成的源极/漏极区域的截面侧视图；图7是示出根据本专利技术的实施例的在去除掩模块和衬里层之后暴露的垂直鳍的截面侧视图；图8是示出根据本专利技术的实施例的在源极/漏极区域、隔离区域和n型阱上的底部隔离物层以及在鳍模板上的隔离物盖的截面侧视图；图9是示出根据本专利技术的实施例的在垂直鳍、隔离物盖和底部隔离物层上的电介质下层的截面侧视图；图10是示出根据本专利技术的实施例的在n型阱上的垂直鳍上的第二掩模块的截面侧视图；图11是示出根据本专利技术的实施例的在去除电介质下层的暴露部分之后在底部源极/漏极区域上的暴露的垂直鳍的截面侧视图；图12是示出根据本专利技术的实施例的在去除第二掩模块之后在暴露的垂直鳍和暴露的电介质下层段上形成的栅极电介质层的截面侧视图；图13是示出根据本专利技术的实施例的在栅极电介质层上的功函数层的截面侧视图；图14是示出根据本专利技术的实施例的在功函数层上的导电栅极填充物的截面侧视图；图15是示出根据本专利技术的实施例的栅极电介质层、功函数层和具有减小的高度的导电栅极填充物的截面侧视图；图16是示出根据本专利技术的实施例的在导电栅极填充物、功函数层和栅极电介质层上形成的顶部隔离物层，以及第一隔离物盖上的第二组隔离物盖的截面侧视图；图17是示出根据本专利技术的实施例的由栅极电介质层、功函数层和导电栅极填充物形成的构图的栅极结构上的顶部隔离物的截面侧视图；图18是示出根据本专利技术的实施例的在栅极结构和底部隔离物层上的阻挡层的截面侧视图；图19是示出根据本专利技术的实施例的形成在每个垂直鳍上的顶部源极/漏极的截面侧视图；以及图20是示出根据本专利技术的实施例的形成到顶部源极/漏极、底部源极/漏极和n型掺杂阱中的每一个的电触点的截面侧视图。具体实施方式本专利技术的实施例通常涉及由同一组垂直鳍在衬底上形成逻辑器件和功率器件的组合。可以在衬底上形成多个垂直鳍，并且可以将垂直鳍的子集掩模以将随后制造的功率器件与逻辑器件区分开，其中功率器件可以处理比逻辑器件更大的电压和功率。本专利技术的实施例总体上涉及制造鳍式场效应晶体管(FinFET)器件，该器件可以使用与用于制造可以为低电压/功率器件的FinFET器件相似的工艺步骤来处理高电压/功率，因此可以将高压/功率器件和低压/功率逻辑器件的组合一起制造并且同时在同一衬底上。本专利技术的实施例总体上涉及形成功率器件，该功率器件具有附加的厚电介质下层和倒T形栅极结构以增加器件的电压/电流容量。功率器件可以是垂直传输鳍式场效应晶体管(VTFinFET)，其具有额外的厚电介质下层作为栅极结构的电绝缘组件的一部分。本专利技术的实施例大体上涉及形成功率器件，该功率器件具有从顶部源极/漏极通过垂直鳍沟道到轻掺杂阱以及90度转角到底部电触点的倒T形导电区域。单个垂直鳍可以直接形成在功率FinFET的掺杂阱上。倒T形导电区域可以控制功率器件的“导通”电阻，因此与没有倒T形导电区域的器件相比，它可以处理更大的电压/功率。阱深度、掺杂剂浓度以及从沟道到底部电触点的距离会影响器件的电阻和工作电压范围。功率器件中可能未使用较高掺杂的源极/漏极区域。可将本专利技术应用于的示例性应用/用途包括但不限于：电路和器件，包括在同一衬底上的功率器件和控制电路的组合，例如片上系统本文档来自技高网...

【技术保护点】
1.一种在衬底上形成逻辑器件和功率器件的方法，包括：/n在所述衬底的第一区域上形成第一垂直鳍，在所述衬底的第二区域上形成第二垂直鳍，其中隔离区域将所述第一区域与所述第二区域分隔开；/n在所述第二垂直鳍上形成电介质下层段；以及/n在所述电介质下层段和所述第二垂直鳍上形成第一栅极结构。/n

【技术特征摘要】
【国外来华专利技术】20171215 US 15/843,7861.一种在衬底上形成逻辑器件和功率器件的方法，包括：
在所述衬底的第一区域上形成第一垂直鳍，在所述衬底的第二区域上形成第二垂直鳍，其中隔离区域将所述第一区域与所述第二区域分隔开；
在所述第二垂直鳍上形成电介质下层段；以及
在所述电介质下层段和所述第二垂直鳍上形成第一栅极结构。


2.如权利要求1所述的方法，其中，所述电介质下层段的厚度在5nm至10nm的范围内。


3.如权利要求1所述的方法，其中，所述电介质下层段由选自由氧化硅(SiO)、氮氧化硅(SiON)、碳氮化硼硅(SiBCN)、碳氮氧化硅(SiOCN)及其组合组成的材料制成。


4.如权利要求1所述的方法，其中，所述第一栅极结构包括在所述电介质下层段上的栅极电介质层，在所述栅极电介质层上的功函数层以及在所述功函数层上的导电栅极填充物。


5.如权利要求1所述的方法，还包含在所述第一垂直鳍上形成第二栅极结构，其中所述栅极结构包括在所述第一垂直鳍上的第二栅极电介质层，在所述栅极电介质层上的第二功函数层以及在所述第二功函数层上的第二导电栅极填充物。


6.如权利要求5所述的方法，其中，所述第一垂直鳍上的所述第二栅极结构和所述第二垂直鳍上的所述第一栅极结构均是倒T形栅极结构，并且所述第二区域上的导电区域具有倒T形。


7.如权利要求1所述的方法，还包括：在所述第一垂直鳍下方的所述衬底中形成底部源极/漏极区域；以及在所述第二垂直鳍下方的所述衬底中形成掺杂阱，其中所述底部源极/漏极区域具有掺杂剂浓度是掺杂阱的掺杂剂浓度的至少5倍。


8.如权利要求7所述的方法，还...

【专利技术属性】
技术研发人员：李俊涛，程慷果，姜丽颖，J·G·高迪埃罗，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US