半导体器件的制作方法技术

本发明专利技术提供了一种半导体器件的制作方法，包括步骤：提供前端器件，前端器件包括介质层、嵌设于介质层中的金属层以及覆盖介质层的第一衬底；介质层包括位于金属层上方的刻蚀停止层；在所述第一衬底上方形成掩膜层；以掩膜层为掩膜，执行第一次刻蚀以刻蚀第一衬底，暴露出介质层；继续以所述掩膜层为掩膜，执行第二次刻蚀以刻蚀暴露出的介质层，并停止于刻蚀停止层，形成开孔；形成隔离层，所述隔离层至少覆盖开孔的侧壁；刻蚀去除开孔下方的介质层以暴露出金属层。能够连续性的刻蚀较厚的第一衬底和介质层形成开孔，该开孔为深孔；简化了工艺难度，节省了工艺成本。

【技术实现步骤摘要】
半导体器件的制作方法
本专利技术属于集成电路制造
，具体涉及一种半导体器件的制作方法。
技术介绍
在高度集成化的半导体发展的趋势下，基于3D-IC技术的晶圆级堆叠能够实现更低成本、更快速及更高密度的芯片集成。而在晶圆堆叠键合之后，需要在键合晶圆中形成深孔，并在深孔中填充金属层以实现不同晶圆之间的互连。深孔穿透衬底(例如硅)和介质层作为多片晶圆连接的通道。深孔由穿透硅的TSV(ThroughSiliconVia，硅通孔)和穿透介质层的TDV(ThroughdielectricVia，介质通孔)纵向连接而成。TSV(硅通孔)技术是通过在芯片与芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得堆叠密度更大。深孔的高深宽比(例如>10:1)，对硅和介质层的穿透面临的工艺挑战越来越大。随着键合的晶圆片数越来越多，例如对于大于5片晶圆以上的晶圆键合，深孔既要穿透很厚的硅，又要求穿透很厚的介质层。对于连续性的刻蚀较厚的硅和介质层形成深孔没有很好的量产的工艺方法,传统方法是一片晶圆做TSV(硅本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括步骤：/n提供前端器件，所述前端器件包括介质层、嵌设于所述介质层中的金属层以及覆盖所述介质层的第一衬底；所述介质层包括位于所述金属层上方的刻蚀停止层；/n在所述第一衬底上方形成掩膜层；/n以所述掩膜层为掩膜，执行第一次刻蚀以刻蚀所述第一衬底，暴露出所述介质层；/n继续以所述掩膜层为掩膜，执行第二次刻蚀以刻蚀暴露出的所述介质层，并停止于所述刻蚀停止层，形成开孔；/n形成隔离层，所述隔离层至少覆盖所述开孔的侧壁；/n刻蚀去除所述开孔下方的所述介质层以暴露出所述金属层。/n

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括步骤：
提供前端器件，所述前端器件包括介质层、嵌设于所述介质层中的金属层以及覆盖所述介质层的第一衬底；所述介质层包括位于所述金属层上方的刻蚀停止层；
在所述第一衬底上方形成掩膜层；
以所述掩膜层为掩膜，执行第一次刻蚀以刻蚀所述第一衬底，暴露出所述介质层；
继续以所述掩膜层为掩膜，执行第二次刻蚀以刻蚀暴露出的所述介质层，并停止于所述刻蚀停止层，形成开孔；
形成隔离层，所述隔离层至少覆盖所述开孔的侧壁；
刻蚀去除所述开孔下方的所述介质层以暴露出所述金属层。


2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一衬底的厚度大于50μm。


3.如权利要求1所述的半导体器件的制作方法，其特征在于，执行所述第一次刻蚀与执行所述第二次刻蚀之间的间隔时间为2h～12h。


4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述掩膜层的厚度为10μm～20μm。


5.如权利要求1所述的半导体器件的制作方法，其特征在于，所述隔离层的厚度为


6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述隔离层包括：氧化硅层和/或氮化硅层。


7.如权利要求1所述的半导体器件的制作方法，其特征在于，所述隔离层包括：依次层叠在所述开孔的侧壁的氧化硅层、氮化硅层和氧化硅层。


8.如权利要求1至7任意一项所述的半导体器件的制作方法，其特征在于，执行所述第...

【专利技术属性】
技术研发人员：张恬意，邹浩，谢岩，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42