一种芯片互连方法技术

本申请公开了一种芯片互连方法，该方法包括：将多个第一封装元件层叠设置在基板上，第一封装元件包括至少一个主芯片和电连接结构，电连接结构与主芯片的功能面上的焊盘电连接且具有从第一封装元件的侧面露出的表面；在层叠设置的多个第一封装元件的侧面设置条形的电连接件，以使得多个第一封装元件通过电连接件与基板电连接；其中，电连接件面向多个第一封装元件的第一表面与电连接结构从第一封装元件的侧面露出的表面电连接，电连接件与基板接触的一侧与基板电连接。通过上述方式，本申请能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。

【技术实现步骤摘要】
一种芯片互连方法
本申请涉及半导体
，特别是涉及一种芯片互连方法。
技术介绍
随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，ThroughSiliconVia)在堆叠后的主芯片上打一个贯穿的通孔，在通孔内填充导电材料以使主芯片之间以及基板实现互连；或者，采用交错层叠的方式，将主芯片正面的焊盘露出，进而通过打线的方式使主芯片之间以及基板实现互连。但是，硅通孔技术的对于工艺的精度要求极高，且会降低主芯片的良品率，减小主芯片的强度，而交错层叠再打线的方式，主芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题，因此需要一种新的芯片互连方法。
技术实现思路
本申请主要解决的技术问题是提供一种芯片互连方法，能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片互连方法，该方法包本文档来自技高网...

【技术保护点】
1.一种芯片互连方法，其特征在于，所述芯片互连方法包括：/n将多个第一封装元件层叠设置在基板上，所述第一封装元件包括至少一个主芯片和电连接结构，所述电连接结构与所述主芯片的功能面上的焊盘电连接且具有从所述第一封装元件的侧面露出的表面；/n在层叠设置的所述多个第一封装元件的侧面设置条形的电连接件，以使得所述多个第一封装元件通过所述电连接件与所述基板电连接；其中，所述电连接件面向所述多个第一封装元件的第一表面与所述电连接结构从所述第一封装元件的侧面露出的表面电连接，所述电连接件与所述基板接触的一侧与所述基板电连接。/n

【技术特征摘要】
1.一种芯片互连方法，其特征在于，所述芯片互连方法包括：
将多个第一封装元件层叠设置在基板上，所述第一封装元件包括至少一个主芯片和电连接结构，所述电连接结构与所述主芯片的功能面上的焊盘电连接且具有从所述第一封装元件的侧面露出的表面；
在层叠设置的所述多个第一封装元件的侧面设置条形的电连接件，以使得所述多个第一封装元件通过所述电连接件与所述基板电连接；其中，所述电连接件面向所述多个第一封装元件的第一表面与所述电连接结构从所述第一封装元件的侧面露出的表面电连接，所述电连接件与所述基板接触的一侧与所述基板电连接。


2.根据权利要求1所述的芯片互连方法，其特征在于，
所述电连接件为硬质导电件，所述硬质导电件面向所述多个第一封装元件的所述第一表面设有第一导电部，所述硬质导电件的一端底部设有第二导电部，所述第二导电部与所述基板电连接；其中，所述第一导电部和所述第二导电部电连接。


3.根据权利要求2所述的芯片互连方法，其特征在于，所述在层叠设置的所述多个第一封装元件的侧面设置条形的电连接件，包括：
在所述硬质导电件的所述第一表面涂覆导电胶；
将所述硬质导电件与所述基板呈锐角设置在所述基板上，将所述硬质导电件设有所述第二导电部的一端与所述基板上的预设电连接位置对准；
沿靠近所述多个第一封装元件的方向转动所述硬质导电件，以使所述锐角增大直至所述硬质导电件的所述第一表面与所述多个第一封装元件的侧面接触，进而所述第一导电部通过所述导电胶与所述电连接结构从所述第一封装元件的侧面露出的表面电连接；
在所述硬质导电件设有所述第二导电部的一端点胶，以保护所述硬质导电件和所述基板上的电路。


4.根据权利要求2所述的芯片互连方法，其特征在于，所述在层叠设置的所述多个第一封装元件的侧面设置条形的电连接件，包括：
在所述硬质导电件的所述第一表面涂覆导电胶；
将所述硬质导电件垂直设置在所述基板上；其中，所述硬质导电件设有所述第二导电部的一端与所述基板接触，且远离所述多个第一封装元件；
沿靠近所述多个第一封装元件的方向推动所述硬质导电件，以使所述硬质导电...

【专利技术属性】
技术研发人员：李骏，戴颖，
申请(专利权)人：南通通富微电子有限公司，
类型：发明
国别省市：江苏;32