半导体器件制造技术

本公开提供一种半导体器件。该半导体器件包括：半导体衬底，其中所述半导体衬底中包括导电沟道；以及栅极结构，位于所述导电沟道之上；其中所述栅极结构对应的所述导电沟道中设置有反态掺杂区，其中所述反态掺杂区的长度小于所述导电沟道的长度。本公开提供的半导体器件，通过对半导体器件的导电沟道中掺杂进行控制，形成非对称结构，可以扩宽漏极一侧导电沟道宽度，使漏极一侧电场远离漏极侧表面，从而减少热载流子注入现象的发生。

【技术实现步骤摘要】
半导体器件
本公开涉及半导体
，具体而言，涉及一种半导体器件。
技术介绍
集成电路中的金属氧化物半导体场效应晶体管(MetalOxideSemiconductorFieldEffectTransistor，简称MOSFET)器件工作一段时间后，器件的电学性能会逐步发生变化。随着半导体器件尺寸的减小，半导体器件的供电电压、工作电压并没有相应减少很多，相应的电场强度增加，导致电子的运动速率增加。当电子的能量足够高的时候，就会变成热载流子，离开硅衬底，隧穿进入栅氧化层，从而导致晶体管电学性能的变化，不仅包括阈值电压(Vt)漂移，还包括跨导(Gm)降低，饱和电流(Idsat)减小等，最后导致半导体器件无法正常工作。这种变化是由于MOSFET器件中的热载流子注入效应(HotCarrierInjection，简称HCI)导致的。因此，需要改善MOSFET器件中的热载流子注入效应。需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本公开的目的在于提供一种半导体器件，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的热载流子造成半导体器件无法正常工作的问题。根据本公开实施例的第一方面，提供一种半导体器件，包括：半导体衬底，其中所述半导体衬底中包括导电沟道；以及栅极结构，位于所述导电沟道之上，其中所述栅极结构对应的所述导电沟道中设置有反态掺杂区，所述反态掺杂区的长度小于所述导电沟道的长度。在本公开的一种示例性实施例中，所述半导体衬底中还包括位于所述导电沟道两侧的第一掺杂区和第二掺杂区，所述反态掺杂区与所述第一掺杂区和/或所述第二掺杂区中掺杂离子的类型相同。在本公开的一种示例性实施例中，所述半导体衬底中还包括：第一轻掺杂区，位于靠近所述第一掺杂区一侧；以及第二轻掺杂区，位于靠近所述第二掺杂区一侧。在本公开的一种示例性实施例中，所述反态掺杂区与所述第一轻掺杂区和/或所述第二轻掺杂区中掺杂离子的类型相同。在本公开的一种示例性实施例中，所述反态掺杂区的长度与所述导电沟道的长度的比值为0.5～0.8。本公开实施例提供的半导体器件，一方面，通过对半导体器件的导电沟道中掺杂进行控制，形成非对称结构，可以扩宽漏极一侧导电沟道宽度，使漏极一侧电场远离漏极侧表面，从而减少热载流子注入现象的发生，减少电子在漏极-栅极区域(即导电沟道靠近漏极的区域)发生HCI的程度，提高半导体器件的电学性能。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是相关技术中半导体器件的示意图。图2是本公开实施例中半导体器件的示意图。图3示出本公开的一实施例中提供的一种NMOS场效应管的示意图。图4是本公开实施例中半导体器件的制作方法的流程图。图5是制作NMOS管的步骤流程图。图6是执行步骤S502进行第一次离子注入的示意图。图7是执行步骤S503进行第二次离子注入的示意图。图8是完成步骤S504后的剖面示意图。图9是完成步骤S505后的剖面示意图。图10是完成步骤S506后的剖面示意图。具体实施方式现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。图1是相关技术中半导体器件的示意图。在本公开的相关实施例中，如图1所示，以NMOS场效应管为例进行介绍，其中导电沟道采用对称结构，该半导体器件100包括衬底101、P阱102、两个通过N型离子掺杂形成N型区(即第一掺杂区103和第二掺杂区104)，两个N型区之间形成导电沟道105，导电沟道105之上一般覆盖栅极氧化层106、多晶硅栅极层107和栅极金属108，对应第一掺杂区103形成源极金属109，对应第二掺杂区104形成漏极金属110。其中P阱102为掺杂浓度较低的P型硅衬底，第一掺杂区103和第二掺杂区104为两个高掺杂浓度的N+区。图1中导电沟道105中包括P型掺杂区1051，其中掺入硼B离子(能量10～15KeV，浓度2E12～5.5E12每平方厘米)。另外，如图1所示，在导电沟道105靠近两个重掺杂浓度的N+区的部分还有轻掺杂区1052和1053，其中掺入磷P或砷As等离子。多晶硅栅极层107为N型离子掺杂形成的多晶硅，栅极金属108连接栅极控制线，以便向MOS场效应管的栅极输入栅极电压Vg。漏极金属110连接数据线，以便向MOS场效应管的漏极输入数据电压Vd。如图1所示，热载流子效应的产生主要受到水平方向的电场强度的影响，其中在水平方向，电场强度最大的地方就是在导电沟道105所在的导电沟道靠近漏极的地方，也就是在漏极-栅极区域形成强电场区。热载流子效应的产生主要受到水平方向的电场强度的影响，在水平方向中电场强度最大的地方就是在导电沟道靠近漏极的地方，因此HCI通常发生在漏极侧。传统解决HCI的方法可以是增加栅极氧化层或者使用轻掺杂(LightDopedDrain，简称LDD)技术。其中增加栅极氧化层主要就是提高栅氧的质量，例如可以减少Si-SiO2界面的H和H2O、减少金属腐蚀等反应离子刻蚀(ReactiveIonEtching，简称RIE)工艺中对于氧化层的等离子体损伤或采用氮氧化硅代替原来的SiO2做栅氧等方式。LDD即是在沟道中靠近漏极的附近设置一个低掺杂的漏区，让低掺杂的漏区也承受部分电压，这种结构可防止热电子退化效应。本公开实施例提供一种采用非对称结构的半导体器件，将图1中导电沟道105中P型掺杂区1051的P型离子更改为反态N型本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：/n半导体衬底，其中所述半导体衬底中包括导电沟道和位于所述导电沟道两侧的第一掺杂区和第二掺杂区；以及/n栅极结构，位于所述导电沟道之上，其中所述栅极结构对应的所述导电沟道中设置有反态掺杂区形成的非对称结构，所述反态掺杂区设置在所述导电沟道中靠近所述第一掺杂区的一侧或者靠近所述第二掺杂区的一侧，所述反态掺杂区的长度小于所述导电沟道的长度，所述反态掺杂区与所述第一掺杂区和/或所述第二掺杂区中掺杂离子的类型相同。/n

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
半导体衬底，其中所述半导体衬底中包括导电沟道和位于所述导电沟道两侧的第一掺杂区和第二掺杂区；以及
栅极结构，位于所述导电沟道之上，其中所述栅极结构对应的所述导电沟道中设置有反态掺杂区形成的非对称结构，所述反态掺杂区设置在所述导电沟道中靠近所述第一掺杂区的一侧或者靠近所述第二掺杂区的一侧，所述反态掺杂区的长度小于所述导电沟道的长度，所述反态掺杂区与所述第一掺杂区和/或所述第二掺杂区中掺杂离子的类型相同。
<...

【专利技术属性】
技术研发人员：冯鹏，陈面国，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34