一种集成肖特基二极管结构SiC MOSFET器件及其制作方法技术

本发明专利技术揭示了一种集成肖特基二极管结构SiC MOSFET器件，自下而上包括漏极、SiC衬底、N

【技术实现步骤摘要】
一种集成肖特基二极管结构SiCMOSFET器件及其制作方法
本专利技术涉及功率器件
，尤其涉及集成肖特基二极管结构SiCMOSFET器件。
技术介绍
以碳化硅SiC、氮化镓GaN、砷化镓GaAs为代表的宽禁带半导体具有大禁带宽度、高临界场强、高热导率、高载流子饱和速率、使其倍受人们的关注。SiC可以通过热氧化得到氧化物材料(SiO2)，从而使得基于SiC材料的MOSFET器件和电路研制成为可能。与其他类型的SiC电力电子器件相比，SiCMOSFET具有高开关速度、高反向阻断电压等优势，而且驱动电路简单，与现有的电力电子器件(硅基功率MOSFET和IGBT)兼容性好，是备受瞩目的新型电力开关器件，具有极为突出的潜力和优势。MOSFET器件一般会在外部通过反并联的形式并联一个SBD器件，但通常反并联不利于总芯片面积的降低，同时电路之间的电路连接也会增加电路的寄生效应，并且由于工艺复杂，导致制造成本高，因此未来发展方向是MOSFET器件内部集成SBD器件，从而达到缩小总芯片面积，降低制造成本和封装复杂度的目的。
技术实现思路
本专利技术所要解决的技术问题是实现一种新型的集成JBS二极管结构的SiCMOSFET器件结构，其结构易于生产，能够降低器件的生产成本。为了实现上述目的，本专利技术采用的技术方案为：一种集成肖特基二极管结构SiCMOSFET器件，所述SiCMOSFET器件设有SiC衬底，所述SiC衬底的下表面设有漏极，所述SiC衬底的上表面设有N-外延层，所述N-外延层的上表面设有两个P阱结构，每个所述P阱结构的上表面均设有相互紧邻的N+接触区和P+接触区，两个所述P阱结构之间设有JEFT区，所述JEFT区的上表面设有对P-外延层进行反型构成的第一N型区域，所述第一N型区域的上表面设有栅介质层，所述栅介质层上方设有多晶硅介质层，所述N+接触区和P+接触区的上表面设有源级，所述源极旁设有对P-外延层进行反型构成的第二N型区域，所述第二N型区域上面设有肖特基金属，所述多晶硅介质层、源级和肖特基金属之间设有隔离介质。所述P-外延层部分反型构成第一N型区域和第二N型，所述第一N型区域和第二N型区域的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1015cm-3～1×1017cm-3。所述栅介质层为SiO2氧化层，所述SiO2氧化层的厚度为50-80nm；所述多晶硅介质层厚度为0.3-0.6μm，所述N-外延层掺杂浓度为5.0×1015cm-3～1.0×1017cm-3,厚度为5μm～30μm；所述P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm；所述P+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述N+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述P阱结构的掺杂的浓度为1.0×1016cm-3～5.0×1018cm-3，厚度为0.3μm～1μm；所述隔离介质为Si3N4，厚度为0.5μm～1μm。一种集成肖特基二极管结构SiCMOSFET器件的制作方法，包括以下步骤：步骤1、在SiC衬底上制作N-外延层；步骤2、在N-外延层上进行离子注入形成两个P阱结构，两个P阱结构之间构成JEFT区；步骤3、在P阱结构上方形成二次外延层P-外延层；步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区；步骤5、对JEFT区上方的P-外延层进行N型离子注入形成第一N型区域，对源级旁边的P-外延层进行N型离子注入形成第二N型区域；步骤6、高温退火；步骤7、在第一N型区域上制作栅介质层；步骤8、在栅介质层上制作多晶硅介质层；步骤9、在SiC衬底背面制作漏极；步骤10、在P+接触区和N+接触区上制作源极金属及集成肖特基区域上方制作肖特基金属。所述步骤1中，在SiC衬底上利用外延方式形成N-外延层；所述步骤2中，在N-外延层上进行三到四次Al离子箱式注入，形成P阱结构。所述步骤3中，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；所述步骤4中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构上P-外延层进行三到四次离子注入Al离子注入形成P+接触区，在每个P阱结构上P-外延层进行三到四次N离子注入形成N+接触区。所述步骤5中，制备掩膜层，在JEFT区上方P-外延层和源极旁边的PN结区域的P-外延层进行三到四次N型离子注入形成第一N型反型区域和第二N型反型区域；所述步骤6中，去除掩膜层，RCA清洗，晶圆表面进行溅射形成C膜，再进行退火，退火温度为1550～1900℃。所述步骤7中，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对栅氧区域进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。所述步骤8中，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。所述步骤9中，所述SiC衬底背面淀积金属Ag/Ni/Ti，形成背面漏极金属，再快速热退火形成漏级欧姆接触；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极金属和肖特基金属，最后在850～1050℃氮气氛围中退火形成源极和集成肖特基区域形成肖特基接触。本专利技术的MOSFET器件结构沟道区域通过外延方式形成，能够有效提升器件沟道迁移率，降低器件导通电阻。同时对JEFT上面P外延区进行N型注入反型，提升器件电流能力，集成的二极管结构为JBS结构，提高了二极管的反向耐压以及抗浪涌能力，对P型外延层JEFT区域和PN结结构进行一次光刻反型，省去一次光刻工艺步骤，实现MOSFET器件集成反并联二极管的设计目的，提高了芯片的集成度和可靠性，另外降低了芯片的面积和制作成本。附图说明下面对本专利技术说明书中每幅附图表达的内容及图中的标记作简要说明：图1为集成肖特基二极管结构SiCMOSFET器件结构示意图；上述图中的标记均为：1、漏极；2、SiC衬底；3、N-外延层3；4、P阱结构；5、N+接触区5；6、P+接触区；7、第一N型区域；8、第二N型区域；9、多晶硅介质层；10、栅介质层；11、隔离介质；12、源级；13、肖特基金属。具体实施方式下面对照附图，通过对实施例的描述，本专利技术的具体实施方式如所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等，作进一步详细的说明，以帮助本领域技术人员对本专利技术的专利技术构思、技术方案有更完整、准确和深入的理解。如图1所示集成肖特基二极管结构SiCMOSFET器件的截面图，器件最底层为漏极1；制作在本文档来自技高网...

【技术保护点】
1.一种集成肖特基二极管结构SiC MOSFET器件，其特征在于：所述SiC MOSFET器件设有SiC衬底，所述SiC衬底的下表面设有漏极，所述SiC衬底的上表面设有N

【技术特征摘要】
1.一种集成肖特基二极管结构SiCMOSFET器件，其特征在于：所述SiCMOSFET器件设有SiC衬底，所述SiC衬底的下表面设有漏极，所述SiC衬底的上表面设有N-外延层，所述N-外延层的上表面设有两个P阱结构，每个所述P阱结构的上表面均设有相互紧邻的N+接触区和P+接触区，两个所述P阱结构之间设有JEFT区，所述JEFT区的上表面设有对P-外延层进行反型构成的第一N型区域，所述第一N型区域的上表面设有栅介质层，所述栅介质层上方设有多晶硅介质层，所述N+接触区和P+接触区的上表面设有源级，所述源极旁设有对P-外延层进行反型构成的第二N型区域，所述第二N型区域上面设有肖特基金属，所述多晶硅介质层、源级和肖特基金属之间设有隔离介质。


2.根据权利要求1所述的集成肖特基二极管结构SiCMOSFET器件，其特征在于：所述P-外延层部分反型构成第一N型区域和第二N型，所述第一N型区域和第二N型区域的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1015cm-3～1×1017cm-3。


3.根据权利要求1或2所述的集成肖特基二极管结构SiCMOSFET器件，其特征在于：所述栅介质层为SiO2氧化层，所述SiO2氧化层的厚度为50-80nm；所述多晶硅介质层厚度为0.3-0.6μm，所述N-外延层掺杂浓度为5.0×1015cm-3～1.0×1017cm-3,厚度为5μm～30μm；所述P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm；所述P+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述N+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述P阱结构的掺杂的浓度为1.0×1016cm-3～5.0×1018cm-3，厚度为0.3μm～1μm；所述隔离介质为Si3N4，厚度为0.5μm～1μm。


4.一种如权利要求1、2或3所述集成肖特基二极管结构SiCMOSFET器件的制作方法，其特征在于：
步骤1、在SiC衬底上制作N-外延层；
步骤2、在N-外延层上进行离子注入形成两个P阱结构，两个P阱结构之间构成JEFT区；
步骤3、在P阱结构上方形成二次外延层P-外延层；
步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区；
步...

【专利技术属性】
技术研发人员：史田超，乔庆楠，朱继红，史文华，彭强，吴良虎，李晓东，朱小飞，左万胜，张晓洪，
申请(专利权)人：芜湖启迪半导体有限公司，
类型：发明
国别省市：安徽;34