半导体器件及其制作方法技术

本发明专利技术公开半导体器件及其制作方法。所述半导体器件包含：一基底，该基底上设有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子，一第一硬掩模，其设于该栅极结构上，一第二硬掩模，其设于该栅极结构上，其中该第一硬掩模设于该第二硬掩模两侧且该第一硬掩模包含氮化硅，一蚀刻停止层，其设于该侧壁子与第一层间介电层之间，该蚀刻停止层的上表面与第二硬掩模的上表面齐平，以及一接触插塞，其电连接该栅极结构，其中该接触插塞不电连接一源极/漏极区域，和其中该接触插塞贯穿该第二硬掩模并与该栅极电极电连接，且该接触插塞不直接接触该侧壁子。

【技术实现步骤摘要】
半导体器件及其制作方法本申请是申请日为2015年4月29日、中国申请号为201510210463.5、专利技术名称为“半导体器件及其制作方法”的专利技术申请的分案申请。
本专利技术涉及一种半导体器件(组件，device)及其制作方法，尤其涉及一种在进行自对准接触插塞(self-alignedcontacts,SAC)制程(制造工艺，process)时于栅极结构上形成两层硬掩模(硬屏蔽，hardmask)的半导体器件及其制作方法。
技术介绍
在已知半导体产业中，多晶硅广泛地应用于半导体器件如金氧半导体(metal-oxide-semiconductor，MOS)晶体管中，作为标准的栅极填充材料选择。然而，随着MOS晶体管尺寸持续地微缩，传统多晶硅栅极因硼穿透(boronpenetration)效应导致器件效能降低，且其难以避免的耗尽效应(depletioneffect)等问题，使得等效的栅极介电层厚度增加、栅极电容值下降，进而导致器件驱动能力的衰退等困境。因此，半导体业界还尝试以新的栅极填充材料，例如利用功函数(workfunction)本文档来自技高网...

【技术保护点】
1.一种制作半导体器件的方法，包括：/n提供一基底，该基底上具有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子；/n形成一蚀刻停止层于该侧壁子与该第一层间介电层之间；/n去除部分该栅极结构；/n形成一第一掩模层于该第一层间介电层、该栅极结构及该蚀刻停止层上；/n去除该第一层间介电层上的该第一掩模层、该栅极结构及该蚀刻停止层上的部分该第一掩模层以形成一第一硬掩模于该栅极结构上；/n形成一第二掩模层于该第一层间介电层、该第一硬掩模、该栅极结构及该蚀刻停止层上；以及/n平坦化部分该第二掩模层以形成一第二硬掩模于该栅极结构上，其中该第一硬掩...

【技术特征摘要】
20150326 TW 1041097761.一种制作半导体器件的方法，包括：
提供一基底，该基底上具有一栅极结构以及环绕该栅极结构的一第一层间介电层，其中该栅极结构包含一栅极电极以及位于该栅极电极两侧的一侧壁子；
形成一蚀刻停止层于该侧壁子与该第一层间介电层之间；
去除部分该栅极结构；
形成一第一掩模层于该第一层间介电层、该栅极结构及该蚀刻停止层上；
去除该第一层间介电层上的该第一掩模层、该栅极结构及该蚀刻停止层上的部分该第一掩模层以形成一第一硬掩模于该栅极结构上；
形成一第二掩模层于该第一层间介电层、该第一硬掩模、该栅极结构及该蚀刻停止层上；以及
平坦化部分该第二掩模层以形成一第二硬掩模于该栅极结构上，其中该第一硬掩模、该第二硬掩模、该第一层间介电层及该蚀刻停止层的上表面齐平，
其中该第一硬掩模包含氮化硅且该第二硬掩模包含氧化硅，和
其中所述方法进一步包括形成一接触插塞，其电连接该栅极结构，其中该接触插塞不电连接一源极/漏极区域，和其中该接触插塞贯穿该第二硬掩模并与该栅极电极电连接，且该接触插塞不直接接触该侧壁子。


2.如权利要求1所述的方法，其中该方法还包括：
去除该栅极结构的部分该栅极电极；
形成该第一掩模层于该第一层间介电层、该侧壁子及该栅极电极上；
去除该第一层间介电层及该侧壁子上的该第一掩模层及该栅极电极上的部分该第一掩模层以形成该第一硬掩模于该栅极电极上；
形成该第二掩模层于该第一层间介电层、该第一硬掩模及该栅极电极上；以及
平坦化部分该第二掩模层以形成该第二硬掩模于该栅极电极上，其中该第一硬掩模、该第二硬掩模、该侧壁子及该第一层间介电层的上表面为齐平的。


3.如权利要求2所述的方法，还包括在形成电连接该栅极结构的该接触插塞之前，
形成一第二层间介电层于该第一硬掩模、该第二硬掩模、该侧壁子及该第一层间介电层上；以及
去除部分该第二层间介电层及该第一硬掩模以暴露该栅极结构。


4.如权利要求1所述的方法，其中该方法还包括：
去除该栅极结构的部分该栅极电极及部分该侧壁子；
形成该第一掩模层于该第一层间介电层、该侧壁子及该栅极电极上；
去除该第一层间介电层上的该第一掩模层及该栅极电极上的部分该第一掩模层以形成该第一硬掩模于该侧壁子上；
形成该第二掩模层于该第一层间介电层、该第一硬掩模、及该栅极电极上；以及
平坦化部分该第二掩模层以形成该第二硬掩模于该栅极电极上，其中该第一硬掩模、该第二硬掩模及该第一层间介电层的上表面为齐平...

【专利技术属性】
技术研发人员：刘恩铨，杨智伟，黄志森，童宇诚，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71