应用于存储器件制备过程中的刻蚀方法技术

本申请公开了一种应用于存储器件制备过程中的刻蚀方法，包括：提供一衬底，衬底从下而上依次形成有耦合氧化层、浮栅多晶硅层、隔离层以及控制栅多晶硅层，控制栅多晶硅层上形成有硬掩模层，硬掩模层和控制栅多晶硅层的表面形成有氧化层，硬掩模层周侧的氧化层形成侧墙；通过ICP刻蚀设备依次对氧化层和控制栅多晶硅层进行刻蚀至隔离层暴露，去除硬掩模层之间的氧化层和控制栅多晶硅层，剩余的控制栅多晶硅层形成控制栅。本申请通过ICP设备依次对氧化层和控制栅多晶硅层进行刻蚀，通过调节刻蚀过程中的参数使氧化层形成的侧墙和控制栅的侧壁的连接处没有凸起结构，从而提高了器件的稳定性和制造良率。

【技术实现步骤摘要】
应用于存储器件制备过程中的刻蚀方法
本申请涉及半导体制备
，具体涉及一种应用于存储器件制备过程中的刻蚀方法。
技术介绍
快闪存储器(nand-flash，以下简称“闪存”)是一种采用非易失性存储(non-volatilememory，NVM)技术的存储器，目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universalserialbusflashdisk，USB闪存盘，简称“U盘”)等具有存储功能的电子产品中。闪存器件的栅极从下至上包括浮栅(floatinggate，FG)和控制栅(controlgrid，CG)，栅极和衬底之间为耦合氧化层。相关技术中，在闪存器件的制备过程中，需要分别进行氧化物刻蚀和控制栅刻蚀。其中，氧化物刻蚀步骤在变压器耦合等离子体(transformercoupledplasma，TCP)刻蚀设备中进行以获得较为垂直的氧化层的侧壁形貌；控制栅刻蚀步骤在轰击能力比较弱，等离子体损伤比较小的电感耦合等离子体(inductivelycoupledplasma，ICP)刻蚀机中进行。图1至本文档来自技高网...

【技术保护点】
1.一种应用于存储器件制备过程中的刻蚀方法，其特征在于，包括：/n提供一衬底，所述衬底从下而上依次形成有耦合氧化层、浮栅多晶硅层、隔离层以及控制栅多晶硅层，所述控制栅多晶硅层上形成有硬掩模层，所述硬掩模层和所述控制栅多晶硅层的表面形成有氧化层，所述硬掩模层周侧的氧化层形成侧墙；/n通过ICP刻蚀设备依次对所述氧化层和控制栅多晶硅层进行刻蚀至所述隔离层暴露，去除所述硬掩模层之间的氧化层和控制栅多晶硅层，剩余的控制栅多晶硅层形成控制栅，通过调节刻蚀过程中的参数使所述侧墙和所述控制栅的侧壁的连接处没有凸起结构。/n

【技术特征摘要】
1.一种应用于存储器件制备过程中的刻蚀方法，其特征在于，包括：
提供一衬底，所述衬底从下而上依次形成有耦合氧化层、浮栅多晶硅层、隔离层以及控制栅多晶硅层，所述控制栅多晶硅层上形成有硬掩模层，所述硬掩模层和所述控制栅多晶硅层的表面形成有氧化层，所述硬掩模层周侧的氧化层形成侧墙；
通过ICP刻蚀设备依次对所述氧化层和控制栅多晶硅层进行刻蚀至所述隔离层暴露，去除所述硬掩模层之间的氧化层和控制栅多晶硅层，剩余的控制栅多晶硅层形成控制栅，通过调节刻蚀过程中的参数使所述侧墙和所述控制栅的侧壁的连接处没有凸起结构。


2.根据权利要求1所述的方法，其特征在于，在通过所述ICP刻蚀设备依次对所述氧化层和控制栅多晶硅层进行刻蚀的过程中，通过调节所述ICP设备的偏置电压，和/或，刻蚀反应气体使所述侧墙和所述控制栅的侧壁的连接处没有凸起结构。


3.根据权利要求2所述的方法，其特征在于，在通过所述ICP刻蚀设备依次对所述氧化层和控制栅多晶硅层进行刻蚀的过程中，对所述氧化层进行刻蚀的偏执电压为5...

【专利技术属性】
技术研发人员：白宇，张振兴，
申请(专利权)人：华虹半导体无锡有限公司，上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：江苏;32