半导体器件的制造方法技术

本申请公开了一种半导体器件的制造方法，涉及半导体制造领域。该方法包括提供一衬底，衬底的存储器件区域形成有闪存器件的栅极结构；对逻辑器件区域进行阱区离子注入；依次形成栅氧化层和多晶硅层；通过光刻工艺打开存储器件区域，封闭逻辑器件区域；去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层；对逻辑器件区域对应的多晶硅层进行N型掺杂；刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。本申请通过合理的工艺方法包括工艺顺序，可在嵌入式闪存工艺集成中特别是有N型多晶硅注入掺杂的先进工艺中，避免因集成嵌入式闪存而对逻辑区域栅极多晶硅的厚度及POLY电阻带来的显著影响而产生功能失效。

【技术实现步骤摘要】
半导体器件的制造方法
本申请涉及半导体制造领域，具体涉及一种半导体器件的制造方法。
技术介绍
闪存作为一种非易失性半导体器件，具有便捷、存储密度高、可靠性好等，随着经济和技术的发展，被广泛应用于手机、笔记本电脑、U盘等各类设备中。常见的闪存器件具有层叠的栅极结构，包括浮栅和覆盖浮栅的控制栅。在半导体
，嵌入式闪存技术是将闪存器件和逻辑器件集成制作在同一衬底上的技术。目前的一种制造方法中，先形成嵌入式闪存器件的栅极，再形成外围电路区域内逻辑器件的栅极。在90nm及以下节点的先进工艺中，栅氧化层的电性厚度降低，为了减少多晶硅耗尽效应和多晶硅掺杂扩散对逻辑器件的影响，在逻辑器件的多晶硅栅极形成之前，会先对逻辑器件的多晶硅层进行掺杂。在形成逻辑器件的多晶硅栅之前，需要先去除嵌入式闪存器件的栅极外侧的氮化硅，然而，在去除氮化硅的过程中，经过掺杂的多晶硅层也会被腐蚀而大量减少，对后续逻辑器件区域的工艺以及逻辑器件的性能造成严重影响。
技术实现思路
为了解决相关技术中的问题，本申请提供了一种半导体器件的制造方法。该技术方案如下：一方面，本申请实施例提供了一种半导体器件的制造方法，该方法包括：提供一衬底，衬底包括存储器件区域和逻辑器件区域，存储器件区域形成有闪存器件的栅极结构，闪存器件的栅极结构外侧设置有氮化硅层；对逻辑器件区域进行阱区离子注入；依次形成栅氧化层和多晶硅层，栅氧化层和多晶硅层用于形成逻辑器件的栅极；通过光刻工艺打开存储器件区域，封闭逻辑器件区域；去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层；对逻辑器件区域对应的多晶硅层进行N型掺杂；刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。可选的，对逻辑器件区域进行阱区离子注入，包括：形成第一硬掩膜层，第一硬掩膜层的材料为氮化硅；通过光刻和刻蚀工艺去除逻辑器件区域对应的第一硬掩膜层；对逻辑器件区域进行阱区离子注入。可选的，去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层，包括：刻蚀去除闪存器件的栅极结构上方的多晶硅层；通过湿法腐蚀工艺去除闪存器件的栅极结构上方的栅氧化层和闪存器件结构以外的氮化硅层。可选的，通过湿法腐蚀工艺去除闪存器件的栅极结构上方的栅氧化层和闪存器件结构以外的氮化硅层，包括：根据栅氧化层厚度确定稀氢氟酸的用量，利用稀氢氟酸去除栅氧化层；根据氮化硅层的厚度确定热磷酸的用量,利用所述热磷酸去除氮化硅层。可选的，对逻辑器件区域对应的多晶硅层进行N型掺杂，包括：通过光刻工艺定义出逻辑器件的N型掺杂区；根据N型掺杂区，对逻辑器件区域对应的多晶硅层进行离子注入。可选的，根据N型掺杂区，对逻辑器件区域对应的多晶硅层进行离子注入，包括：根据N型掺杂区，向逻辑器件区域对应的多晶硅层注入磷离子。可选的，刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅，包括：通过光刻工艺定义出逻辑器件的栅极区域；根据逻辑器件的栅极区域刻蚀逻辑器件区域对应的多晶硅层，形成逻辑器件的多晶硅栅。可选的，刻蚀逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅之前，该方法还包括：形成第二硬掩膜层。可选的，闪存器件的栅极结构包括浮栅、位于浮栅上方的栅间介质层、位于栅间介质层上方的控制栅、位于控制栅上方的间隔氧化层、以及字线多晶硅栅极。可选的，栅间介质层为ONO结构，ONO结构由氧化层、氮化硅层、氧化层堆叠形成。本申请技术方案，至少包括如下优点：在先进的嵌入式闪存集成工艺中，当制作逻辑器件的多晶硅栅时，依次在衬底上形成栅氧化层、多晶硅层，然后打开存储器件区域，封闭逻辑器件区域，依次去除存储器件区域对应的多晶硅层、栅氧化层和氮化硅层，再对逻辑器件区域的多晶硅层进行N型掺杂，再通过刻蚀工艺形成逻辑器件的多晶硅栅；由于去除闪存器件的氮化硅层时逻辑器件区域被封闭，且在去除闪存器件的氮化硅后再进行对逻辑器件的多晶硅层进行N型掺杂，避免去除氮化硅的腐蚀液消耗逻辑器件的多晶硅层，达到了保证逻辑器件的多晶硅层的厚度，避免逻辑器件的多晶硅栅的电阻值受到嵌入式闪存工艺影响的效果。附图说明为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本申请一实施例提供的一种半导体制造方法的流程图；图2是本申请另一实施例提供的一种半导体制造方法的流程图；图3是本申请实施例提供的半导体制造方法的实施示意图；图4是本申请实施例提供的半导体制造方法的实施示意图；图5是本申请实施例提供的半导体制造方法的实施示意图；图6是本申请实施例提供的半导体制造方法的实施示意图；图7是本申请实施例提供的半导体制造方法的实施示意图；图8是本申请实施例提供的半导体制造方法的实施示意图；图9是本申请实施例提供的半导体制造方法的实施示意图；图10是本申请实施例提供的半导体制造方法的实施示意图。具体实施方式下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。请参考图1，其示出了本申请一实施例提供的半导体器件的制造方法的流程图，该方法至少包括如下步骤：在步骤101中，提供一衬底，该衬底包括存储器件区域和逻辑器件区域，存储器件区域形成有闪存器件的栅极结构，闪存器件的栅极结构外侧设置有氮化硅层。...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：/n提供一衬底，所述衬底包括存储器件区域和逻辑器件区域，所述存储器件区域形成有闪存器件的栅极结构，所述闪存器件的栅极结构外侧设置有氮化硅层；/n对所述逻辑器件区域进行阱区离子注入；/n依次形成栅氧化层和多晶硅层，所述栅氧化层和多晶硅层用于形成逻辑器件的栅极；/n通过光刻工艺打开所述存储器件区域，封闭所述逻辑器件区域；/n去除所述存储器件区域对应的多晶硅层、栅氧化层和氮化硅层；/n对所述逻辑器件区域对应的多晶硅层进行N型掺杂；/n刻蚀所述逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。/n

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供一衬底，所述衬底包括存储器件区域和逻辑器件区域，所述存储器件区域形成有闪存器件的栅极结构，所述闪存器件的栅极结构外侧设置有氮化硅层；
对所述逻辑器件区域进行阱区离子注入；
依次形成栅氧化层和多晶硅层，所述栅氧化层和多晶硅层用于形成逻辑器件的栅极；
通过光刻工艺打开所述存储器件区域，封闭所述逻辑器件区域；
去除所述存储器件区域对应的多晶硅层、栅氧化层和氮化硅层；
对所述逻辑器件区域对应的多晶硅层进行N型掺杂；
刻蚀所述逻辑器件区域对应的多晶硅层形成逻辑器件的多晶硅栅。


2.根据权利要求1所述的方法，其特征在于，所述对所述逻辑器件区域进行阱区离子注入，包括：
形成第一硬掩膜层，所述第一硬掩膜层的材料为氮化硅；
通过光刻和刻蚀工艺去除所述逻辑器件区域对应的所述第一硬掩膜层；
对所述逻辑器件区域进行阱区离子注入。


3.根据权利要求1所述的方法，其特征在于，所述去除所述存储器件区域对应的多晶硅层、栅氧化层和氮化硅层，包括：
刻蚀去除所述闪存器件的栅极结构上方的多晶硅层；
通过湿法腐蚀工艺去除所述闪存器件的栅极结构上方的栅氧化层和所述闪存器件结构以外的氮化硅层。


4.根据权利要求3所述的方法，其特征在于，所述通过湿法腐蚀工艺去除所述闪存器件的栅极结构上方的栅氧化层和所述闪存器件结构以外的氮化硅层，包括：
根据栅氧化层厚度确定稀氢氟酸的用量，利用所述稀氢氟...

【专利技术属性】
技术研发人员：熊伟，陈华伦，徐晓俊，张剑，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：江苏;32