电子结构及其制法制造技术

本发明专利技术涉及一种电子结构及其制法，通过于一承载件上设置电子元件与导电元件，且以包覆层包覆该电子元件与导电元件，并于该包覆层对应该导电元件之处形成有凹部，其中，该导电元件与凹部之间具有间隙。

【技术实现步骤摘要】
电子结构及其制法
本专利技术关于一种半导体封装制程，特别是关于一种电子结构及其制法。
技术介绍
随着近年来可携式电子产品的蓬勃发展，各类相关产品的开发也朝向高密度、高性能以及轻、薄、短、小的趋势发展，各样式的半导体封装结构也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。图1为现有半导体封装结构1的剖视示意图。如图1所示，该半导体封装结构1于一基板10的上、下两侧设置半导体元件11与被动元件11’，再以封装胶体14包覆所述半导体元件11与被动元件11’，并采用TMV(ThroughMoldVia)方式，使该基板10的接点(I/O)100外露于该封装胶体14的开孔140a，之后形成多个焊球13于所述接点100上，以于后续制程中，该半导体封装结构1通过所述焊球13接置如电路板的电子装置(图略)。然而，现有半导体封装结构1中，由于该封装胶体14的开孔140a利用激光烧灼方式贯穿该封装胶体14，不仅制程成本高，因易因激光烧灼过程中于该开孔140a中产生胶屑，致使该焊球13无法有效接触结合该接点100，因而容易发生掉球(该焊球13与该接点100分离)的情况，进而造成整体植球良率过低的问题。因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
技术实现思路
鉴于上述现有技术的缺陷，本专利技术提供一种电子结构及其制法，可简化制程。本专利技术的电子结构包括：一承载件；至少一电子元件，其接置于该承载件上并电性连接该承载件；多个导电元件，其结合于该承载件上；以及一包覆层，其形成于该承载件上以包覆该电子元件，且该包覆层对应该多个导电元件的位置分别形成有容置该多个导电元件的凹部，以令该多个导电元件具有一外凸出该包覆层的外表面的凸部，且该多个导电元件与所对应的凹部之间具有间隙或无间隙，其中，该多个凹部的壁面实质上呈圆弧状。本专利技术还提供一种电子结构的制法，包括：设置至少一电子元件于一承载件上，并使该电子元件电性连接该承载件；形成多个导电元件于该承载件上；形成包覆层于该承载件上，以令该包覆层包覆该电子元件及该多个导电元件；移除部分该包覆层及该多个导电元件的部分材料，以令该多个导电元件的其中一端面外露出该包覆层；以及进行回焊制程，以令该多个导电元件形成一外凸出该包覆层的外表面的凸部，且该包覆层对应该多个导电元件的位置分别形成有凹部，且该多个导电元件与所对应的凹部之间具有间隙或无间隙，其中，该多个凹部的壁面实质上呈圆弧状。前述的电子结构及制法中，该承载件具有相对的第一侧与第二侧，且该包覆层及该多个导电元件设于该第一侧及/或该第二侧上。前述的电子结构及制法中，该导电元件部分接触该包覆层或完全未接触该包覆层。前述的电子结构及制法中，该凹部的壁面实质上呈球面。前述的电子结构及制法中，该凹部于该包覆层外侧边缘处呈倒钩状。前述的电子结构及制法中，还包括结合电路板或封装结构于该多个导电元件的凸部上。前述的电子结构及其制法中，还包括于进行该回焊制程前，于该包覆层上对应该导电元件外露出该包覆层的端面处形成沟槽，使该凹部的壁面朝外延伸以形成该沟槽，且该凹部及该沟槽一体相连。例如，该沟槽具有斜状壁面。前述的电子结构及其制法中，还包括于进行该回焊制程前，于该导电元件外露出该包覆层的端面上形成导电材。由上可知，本专利技术的电子结构及其制法可使导电元件端面外露出包覆层后，通过回焊制程，利用导电元件的内聚力，使该导电元件外凸形成有外露出该包覆层的凸部，以供接置外部电子装置，不仅简化制程，同时避免现有技术中因使用激光制程所导致的成本增加及导电元件脱落问题。附图说明图1为现有半导体封装结构的剖面示意图。图2A至图2E为本专利技术的电子结构的制法的第一实施例的剖面示意图。图2A’为图2A的另一样式的示意图。图2D’为图2D的局部放大图。图2D”为图2D’的另一样式的示意图。图2F为本专利技术的电子结构的另一样式的剖面示意图。图3为本专利技术的电子结构的另一实施例的剖面示意图。图4为本专利技术的电子结构的另一实施例的剖面示意图。图5A为本专利技术的电子结构的另一实施例的剖面示意图。图5B为图5A的另一应用样式的示意图。图6A至图6C为本专利技术的电子结构的制法的第二实施例的剖面示意图。图6B’为图6B的另一实施例的示意图。图6B”为图6B’的另一实施例的示意图。图6C’为图6B’的后续制程的示意图。图6C”为图6C’的另一样式的示意图。附图标记说明1半导体封装结构10基板100接点11半导体元件11’被动元件13焊球14封装胶体140a开孔2,3,4,5电子结构2’,4’,5’,5”电子结构2a电子组件20承载件20a第一侧20b第二侧200介电层201,201’,201”线路层21,21’第一侧电子元件21a,22a作用面21b,22b非作用面210,220电极垫22第二侧电子元件23,23’,63导电元件23a端面230,630凸部23c周面h,h’高度24,24’封装层25包覆层25a表面250凹部250a壁面26,27导电凸块28保护层280开口281开孔42电子元件53a第一导电元件53b第二导电元件6,6’,6”电子结构63’,63”导电材650沟槽650c壁面8封装件9电路板90焊锡材料h,h’高度α,β边缘角度P间隙S连续球面。具体实施方式以下经由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点及功效。须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“第一”、“第二”、及“一”等的用语，也仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本专利技术可实施的范畴。图2A至图2E为本专利技术的电子结构2的第一实施例的制法的剖面示意图。如图2A所示，提供一电子组件2a，其包含一承载件20、至少一第一侧电子元件21,21’及一封装层24。于本实施例中，该电子组件2a的制作方式繁多，并无特别限制。所述的承载件20具有相对的第一侧20a与第二侧20b。于本实施例中，该承载件20为如具有核心层与线路结构的封装基板(substrate)或无核心层(coreless)的线路结构，该承载件20包含有至少一介电层200及结合该介电层200本文档来自技高网...

【技术保护点】
1.一种电子结构，其特征在于，包括：/n一承载件；/n至少一电子元件，其接置于该承载件上并电性连接该承载件；/n多个导电元件，其结合于该承载件上；以及/n一包覆层，其形成于该承载件上以包覆该电子元件，且该包覆层对应该多个导电元件的位置分别形成有容置该多个导电元件的凹部，以令该多个导电元件具有一外凸出该包覆层的外表面的凸部，且该多个导电元件与所对应的凹部之间具有间隙或无间隙，其中，该多个凹部的壁面实质上呈圆弧状。/n

【技术特征摘要】
20190201 TW 108104185;20191224 TW 1081474091.一种电子结构，其特征在于，包括：
一承载件；
至少一电子元件，其接置于该承载件上并电性连接该承载件；
多个导电元件，其结合于该承载件上；以及
一包覆层，其形成于该承载件上以包覆该电子元件，且该包覆层对应该多个导电元件的位置分别形成有容置该多个导电元件的凹部，以令该多个导电元件具有一外凸出该包覆层的外表面的凸部，且该多个导电元件与所对应的凹部之间具有间隙或无间隙，其中，该多个凹部的壁面实质上呈圆弧状。


2.根据权利要求1所述的电子结构，其特征在于，该承载件具有相对的第一侧与第二侧，且该包覆层及该多个导电元件设于该第一侧及/或该第二侧上。


3.根据权利要求1所述的电子结构，其特征在于，该导电元件部分接触该包覆层或完全未接触该包覆层。


4.根据权利要求1所述的电子结构，其特征在于，该凹部的壁面实质上呈球面。


5.根据权利要求1所述的电子结构，其特征在于，该凹部于该包覆层外侧边缘处呈倒钩状。


6.根据权利要求1所述的电子结构，其特征在于，该电子结构还包括电路板或封装结构，其结合于该多个导电元件的凸部上。


7.根据权利要求1所述的电子结构，其特征在于，该凹部的壁面朝外延伸以形成沟槽。


8.根据权利要求7所述的电子结构，其特征在于，该沟槽具有斜状壁面。


9.一种电子结构的制法，其特征在于，包括：
设置至少一电子元件于一承载件上，并使该电子元件电性连接该承载件；
形成多个导电元件于该承...

【专利技术属性】
技术研发人员：何志强，叶育玮，陈嘉扬，廖芷苡，邱志贤，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：中国台湾;71