异质集成芯片的系统级封装方法及结构技术方案

本发明专利技术提供了一种异质集成芯片的系统级封装方法及结构，包括：将多个基板芯片的底面粘贴在所述载片上，形成第一集成转接板；在所述第一集成转接板形成第一塑封层，所述基板芯片与所述第一塑封层形成第一塑封体；对所述第一塑封体的顶部进行机械或化学抛光工艺，暴露出多个所述基板芯片的电引出部；在多个所述基板芯片的顶面制作金属互连层及介质层，所述金属互连层与多个所述基板芯片的电引出部电连接；将多个所述异质芯片互连至所述第一集成转接板上，形成第二集成转接板；对所述第二集成转接板的顶部进行机械或化学抛光工艺，以使多个所述异质芯片的绝对高度相同；将所述第一塑封体从所述载片上移除。

【技术实现步骤摘要】
异质集成芯片的系统级封装方法及结构
本专利技术涉及半导体封装
，特别涉及一种异质集成芯片的系统级封装方法及结构。
技术介绍
随着5G、人工智能(AI)、车用电子、物联网(IoT)、高效运算(HPC)等半导体新应用领域百花齐放，晶圆制造先进制程走向7、5、3nm，但随着摩尔定律逐渐逼近物理极限，让摩尔定律延寿的良方之一为先进封装技术，包括扇出型晶圆级封装(FOWLP)、2.5D/3DIC封装，更进一步进入能够异质集成的3D晶圆堆叠封装。因应异质集成需求的SiP封装模块势必有更大量能需求。硅通孔技术(TSV)实现管芯与管芯间的垂直互连，通过在Si上打通孔进行芯片间的互连，无需引线键合，有效缩短互连线长度，减少信号传输延迟和损失，提高信号速度和带宽，降低功耗和封装体积，是实现多功能、高性能、高可靠性且更轻、更薄、更小的芯片系统级封装。由于3DTSV封装工艺在设计、量产、测试及供应链等方面还不成熟，且工艺成本较高，目前业界采用介于2D和3D之前的2.5D连接层封装形式，通过在管芯和基板间添加一层连接层，大幅度提高封装的输入输出(I/O)信本文档来自技高网...

【技术保护点】
1.一种异质集成芯片的系统级封装方法，其特征在于，所述异质集成芯片的系统级封装方法包括：/n将多个基板芯片的底面粘贴在所述载片上，形成第一集成转接板；/n在所述第一集成转接板形成第一塑封层，所述基板芯片与所述第一塑封层形成第一塑封体；/n对所述第一塑封体的顶部进行机械或化学抛光工艺，暴露出多个所述基板芯片的电引出部；/n在多个所述基板芯片的顶面制作金属互连层及介质层，所述金属互连层与多个所述基板芯片的电引出部电连接；/n将多个所述异质芯片互连至所述第一集成转接板上，形成第二集成转接板；/n对所述第二集成转接板的顶部进行机械或化学抛光工艺，以使多个所述异质芯片的绝对高度相同；/n将所述第一塑封体...

【技术特征摘要】
1.一种异质集成芯片的系统级封装方法，其特征在于，所述异质集成芯片的系统级封装方法包括：
将多个基板芯片的底面粘贴在所述载片上，形成第一集成转接板；
在所述第一集成转接板形成第一塑封层，所述基板芯片与所述第一塑封层形成第一塑封体；
对所述第一塑封体的顶部进行机械或化学抛光工艺，暴露出多个所述基板芯片的电引出部；
在多个所述基板芯片的顶面制作金属互连层及介质层，所述金属互连层与多个所述基板芯片的电引出部电连接；
将多个所述异质芯片互连至所述第一集成转接板上，形成第二集成转接板；
对所述第二集成转接板的顶部进行机械或化学抛光工艺，以使多个所述异质芯片的绝对高度相同；
将所述第一塑封体从所述载片上移除。


2.如权利要求1所述的异质集成芯片的系统级封装方法，其特征在于，对所述第二集成转接板的顶部进行机械抛光工艺包括：
在所述第二集成转接板上形成第二塑封层，所述异质芯片与所述第二塑封层形成第二塑封体；
对所述第二塑封体的顶部进行机械或化学抛光工艺，以使所述第二塑封体的顶部平整光滑。


3.如权利要求2所述的异质集成芯片的系统级封装方法，其特征在于，形成所述第一塑封层或所述第二塑封层包括：
采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺形成所述第一塑封层或所述第二塑封层；
所述第一塑封层或所述第二塑封层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。


4.如权利要求1所述的异质集成芯片的系统级封装方法，其特征在于，在多个所述基板芯片的顶部制作金属互连层及介质层包括：
采用化学气相沉积工艺或物理气相沉积工艺在所述基板芯片的顶面上沉积形成沉积层，并对所述沉积层进行刻蚀形成图形化的介质层；
采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺...

【专利技术属性】
技术研发人员：徐成，曹立强，
申请(专利权)人：上海先方半导体有限公司，华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：上海;31