射频芯片集成封装结构及其制备方法技术

本发明专利技术提供了一种射频芯片集成封装结构及其制备方法，所述射频芯片集成封装结构的制备方法包括：在临时键合载板的第一表面形成第一导电层，在所述第一导电层上形成一个或多个导电柱；将芯片附连至所述第一导电层上；形成绝缘膜，所述绝缘膜覆盖所述第一导电层、所述芯片、所述一个或多个导电柱；去除部分绝缘膜，暴露出第一导电层的部分导电线路，形成屏蔽层接地处；形成屏蔽层，所述屏蔽层覆盖所述绝缘膜，以及所述屏蔽层电连接所述屏蔽层接地处；形成塑封层，所述塑封层覆盖所述屏蔽层；暴露出所述一个或多个导电柱的顶面；在所述塑封层顶面上形成第二导电层，所述第二导电层电连接所述一个或多个导电柱；在所述第二导电层上布置天线阵列。

【技术实现步骤摘要】
射频芯片集成封装结构及其制备方法
本专利技术涉及半导体封装
，特别涉及一种射频芯片集成封装结构及其制备方法。
技术介绍
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(WaferLevelChipScalePackaging，WLCSP)，扇出型晶圆级封装(Fan-OutWaferLevelPackage，FOWLP)，倒装芯片(FlipChip)，叠层封装(PackageonPackage，POP)等等。扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：一、I/O间距灵活，不依赖于芯片尺寸；二、只使用有效裸片(die)，产品良率提高；三、具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；四、具有较好的电性能及热性能；五、高频应用；六、容易在重新布线层(RDL)中实现高密度布线。目前，射频芯片的扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；在粘合层上光刻、电镀出重新布线层(RedistributionLayers，RDL)；采用芯片键合工艺将射频芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块；然后进行晶圆黏片、切割划片。出于通信效果的考虑，射频芯片在使用时都会设置天线，而现有射频天线都是开发者在对射频功能模块进行layout设计时，直接在PCB板上布局天线或留出外接天线的接口；但由于外接天线的诸多不便，现射频天线大多直接在PCB板上布局天线，而此种方法要保证天线增益，就必须以牺牲PCB面积为代价。
技术实现思路
本专利技术的目的在于提供一种射频芯片集成封装结构及其制备方法，以解决现有的射频芯片与天线难以封装的问题。本专利技术的目的还在于提供一种射频芯片集成封装结构及其制备方法，以解决现有的射频芯片与天线难以封装的问题。本专利技术的目的还在于提供一种射频芯片集成封装结构及其制备方法，以解决现有的射频芯片需要预制金属框架，工艺复杂，无法集成天线的问题。本专利技术的目的还在于提供一种射频芯片集成封装结构及其制备方法，以解决现有的带屏蔽的局部塑封天线集成封装结构需要局部塑封，塑封料开槽填浆料等步骤工艺复杂，另外由于屏蔽层布置在塑封体表面，需要将天线单独布置在一侧，增加了封装体积的问题。本专利技术的目的还在于提供一种射频芯片集成封装结构及其制备方法，以解决现有的带屏蔽的集成天线封装(AiP)结构，局部屏蔽存在电磁泄露缝隙，屏蔽层布置在封装体表面，需要额外空间布置天线，增加了封装体的面积的问题。为解决上述技术问题，本专利技术提供一种射频芯片集成封装结构的制备方法，所述射频芯片集成封装结构的制备方法包括：在临时键合载板的第一表面形成第一导电层，在所述第一导电层上形成一个或多个导电柱；将芯片附连至所述第一导电层上；形成绝缘膜，所述绝缘膜覆盖所述第一导电层、所述芯片、所述一个或多个导电柱；去除部分绝缘膜，暴露出第一导电层的部分导电线路，形成屏蔽层接地处；形成屏蔽层，所述屏蔽层覆盖所述绝缘膜，以及所述屏蔽层电连接所述屏蔽层接地处；形成塑封层，所述塑封层覆盖所述屏蔽层；暴露出所述一个或多个导电柱的顶面；在所述塑封层顶面上形成第二导电层，所述第二导电层电连接所述一个或多个导电柱；在所述第二导电层上布置天线阵列。可选的，在所述的射频芯片集成封装结构的制备方法中，形成绝缘膜包括：采用真空压膜工艺将所述绝缘膜包裹在所述芯片上，所述绝缘膜的材料为聚合物薄膜，所述聚合物薄膜包括聚酰亚胺PI、苯并环丁烯BCB和过氧化苯甲酰BPO介质薄膜中的一种或几种。可选的，在所述的射频芯片集成封装结构的制备方法中，在所述临时键合载板的第一表面形成第一导电层包括：采用旋涂工艺、化学气相沉积工艺或物理气相沉积工艺在所述临时键合载板的第一表面上沉积形成介质层，并对所述介质层进行刻蚀形成图形化的第一介质层；采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述第一介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的第一重布线层；使所述第一重布线层将所述芯片及所述临时键合载板第一表面上的第一导电层的电性导出至所述一个或多个导电柱的底面，以及所述屏蔽层接地处。可选的，在所述的射频芯片集成封装结构的制备方法中，形成塑封层，所述塑封层覆盖所述屏蔽层包括：采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺形成所述塑封层；所述塑封层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。可选的，在所述的射频芯片集成封装结构的制备方法中，暴露出所述一个或多个导电柱的顶面包括：对所述塑封层进行平坦化处理直至露出所述一个或多个导电柱的顶面；所述一个或多个导电柱的高度大于所述芯片的高度。可选的，在所述的射频芯片集成封装结构的制备方法中，形成所述第二导电层包括：采用旋涂工艺、化学气相沉积工艺或物理气相沉积工艺在所述塑封层上沉积形成介质层，并对所述介质层进行刻蚀形成图形化的第二介质层；采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述第二介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的第二重布线层；使所述第二重布线层将所述一个或多个导电柱的电性导出至所述天线阵列。可选的，在所述的射频芯片集成封装结构的制备方法中，所述射频芯片集成封装结构的制备方法还包括：在所述第二导电层上布置天线阵列后，去掉所述临时键合载板，在所述第一导电层的底面形成焊球凸块，将所述射频芯片集成封装结构进行分割，形成各个芯片的封装结构；所述焊球凸块与所述第一重布线层电连接。本专利技术还提供一种射频芯片集成封装结构，所述射频芯片集成封装结构包括：第一导电层；一个或多个导电柱，伫立于所述第一导电层上；芯片，附连于所述第一导电层上；绝缘膜，覆盖所述芯片、所述一个或多个导电柱的侧面、以及部分第一导电层；屏蔽层，覆盖所述绝缘膜，以及所述屏蔽层在屏蔽层接地处与第一导电层连接；塑封层，覆盖所述屏蔽层；第二导电层，电连接所述一个或多个导电柱，以及覆盖所述塑封层；天线阵列，位于所述第二导电层上。可选的，在所述的射频芯片集成封装结构中，所述芯片包括裸芯片及与所述裸芯片电连接的凸点，其中，所述芯片的凸点与所述第一导电层之间具有绝缘腔，所述绝缘腔包裹所述凸点的侧面。可选的，在所述的射频芯片集成封装结构中，所述屏蔽层接地处为上述第一导电层未被所述绝缘膜覆盖的导电线路。...

【技术保护点】
1.一种射频芯片集成封装结构的制备方法，其特征在于，所述射频芯片集成封装结构的制备方法包括：/n在临时键合载板的第一表面形成第一导电层，在所述第一导电层上形成一个或多个导电柱；/n将芯片附连至所述第一导电层上；/n形成绝缘膜，所述绝缘膜覆盖所述第一导电层、所述芯片、所述一个或多个导电柱；/n去除部分绝缘膜，暴露出第一导电层的部分导电线路，形成屏蔽层接地处；/n形成屏蔽层，所述屏蔽层覆盖所述绝缘膜，以及所述屏蔽层电连接所述屏蔽层接地处；/n形成塑封层，所述塑封层覆盖所述屏蔽层；/n暴露出所述一个或多个导电柱的顶面；/n在所述塑封层顶面上形成第二导电层，所述第二导电层电连接所述一个或多个导电柱；/n在所述第二导电层上布置天线阵列。/n

【技术特征摘要】
1.一种射频芯片集成封装结构的制备方法，其特征在于，所述射频芯片集成封装结构的制备方法包括：
在临时键合载板的第一表面形成第一导电层，在所述第一导电层上形成一个或多个导电柱；
将芯片附连至所述第一导电层上；
形成绝缘膜，所述绝缘膜覆盖所述第一导电层、所述芯片、所述一个或多个导电柱；
去除部分绝缘膜，暴露出第一导电层的部分导电线路，形成屏蔽层接地处；
形成屏蔽层，所述屏蔽层覆盖所述绝缘膜，以及所述屏蔽层电连接所述屏蔽层接地处；
形成塑封层，所述塑封层覆盖所述屏蔽层；
暴露出所述一个或多个导电柱的顶面；
在所述塑封层顶面上形成第二导电层，所述第二导电层电连接所述一个或多个导电柱；
在所述第二导电层上布置天线阵列。


2.如权利要求1所述的射频芯片集成封装结构的制备方法，其特征在于，形成绝缘膜包括：
采用真空压膜工艺将所述绝缘膜包裹在所述芯片上，所述绝缘膜的材料为聚合物薄膜，所述聚合物薄膜包括聚酰亚胺、苯并环丁烯和过氧化苯甲酰介质薄膜中的一种或几种。


3.如权利要求1所述的射频芯片集成封装结构的制备方法，其特征在于，在所述临时键合载板的第一表面形成第一导电层包括：
采用旋涂工艺、化学气相沉积工艺或物理气相沉积工艺在所述临时键合载板的第一表面上沉积形成介质层，并对所述介质层进行刻蚀形成图形化的第一介质层；
采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述第一介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的第一重布线层；
使所述第一重布线层将所述芯片及所述临时键合载板第一表面上的第一导电层的电性导出至所述一个或多个导电柱的底面，以及所述屏蔽层接地处。


4.如权利要求1所述的射频芯片集成封装结构的制备方法，其特征在于，形成塑封层，所述塑封层覆盖所述屏蔽层包括：
采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺形成所述塑封层；
所述塑封层的材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。


5.如权利要求1所述的射频芯片集成封装结构的制备方法，其特征在于，暴露出所述一个或多个导电柱的顶面...

【专利技术属性】
技术研发人员：王全龙，曹立强，陈峰，孙绪燕，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏;32