测试结构制造技术

本实用新型专利技术涉及一种测试结构，测试结构包括：衬底，衬底内具有若干硅通孔结构，若干硅通孔结构通过连接线连接成若干相互邻近的测试通路，测试通路上具有测试焊盘。上述测试结构能够对硅通孔进行电性监控，能够监控硅通孔之间的短路、漏电情况，能够反映硅通孔的侧壁是否完整以及绝缘层的品质，还能监控多层芯片之间的键合情况以及是否有侧向刻蚀，使得产品良率提升，保障了质量，节约成本。

【技术实现步骤摘要】
测试结构
本技术涉及半导体制造领域，特别是涉及一种测试结构。
技术介绍
随着集成度不断提高，每片上的器件单元数量急剧增加，芯片面积增大，单元间连线的增长既影响电路工作速度又占用很多面积，严重影响集成电路进一步提高集成度和工作速度，于是需要三维集成电路，三维集成电路是具有多层器件结构的集成电路，层与层之间需要硅通孔(TSV)连接，TSV是一种重要的开发技术，其利用短的垂直电连接或通过硅晶片的“通孔”，以建立从芯片的有效侧到背面的电连接，TSV提供最短的互连路径，为最终的3D集成创造了一条途径。但是，目前没有对硅通孔的电性监控机制，没法去监控硅通孔的短路、漏电情况，而且多层芯片之间的键合不良、刻蚀选择比大等缺陷会导致刻蚀硅通孔时造成侧向刻蚀，后期在硅通孔填充金属材料时容易出现相邻的硅通孔之间金属材料连接或者其它异常，这些问题也无法被检测出，导致产品良率低，质量无法保障，成本提高。
技术实现思路
基于此，针对上述问题，本技术提供一种测试结构。本技术提供一种测试结构，包括：衬底，所述衬底内具有若干硅通孔结构，所述若干硅通孔结构通过连接线连接成若干相互邻近的测试通路，所述测试通路上具有测试焊盘。上述测试结构能够对硅通孔进行电性监控，能够监控硅通孔之间的短路、漏电情况，能够反映硅通孔的侧壁是否完整以及绝缘层的品质，还能监控多层芯片之间的键合情况以及是否有侧向刻蚀，使得产品良率提升，保障了质量，节约成本。在其中一个实施例中，所述衬底包括至少2个相互叠加的衬底单元，所述硅通孔结构使所述衬底单元之间相互连接。测试结构能监控多层芯片之间的键合情况以及是否有侧向刻蚀。在其中一个实施例中，所述测试通路的至少一端具有所述测试焊盘，所述测试焊盘形成于所述衬底的上表面。在其中一个实施例中，所述连接线位于所述硅通孔结构的端部。在其中一个实施例中，所述测试通路包括第一测试通路和第二测试通路，所述第一测试通路包括相互平行的条状的若干第一测试通路单元，所述第二测试通路包括相互平行的条状的若干第二测试通路单元。在其中一个实施例中，所述若干第一测试通路单元与所述若干第二测试通路单元相互交替平行排布。所述若干第一测试通路单元与所述若干第二测试通路单元相互交替平行排布，使得布线更简单，节约成本，易于操作。在其中一个实施例中，所述第一测试通路单元和所述第二测试通路单元中的所述连接线位于所述衬底的上表面。第一测试通路单元和第二测试通路单元中的连接线位于衬底的上表面，使得衬底的下表面以及内部区域不需要形成连接线，而且第一测试通路单元和第二测试通路单元中的连接线可以一步形成，减少了工艺过程，提高生产效率，而且第一测试通路单元中的连接线是一体化的，第二测试通路单元中的连接线也是一体化的，能够形成尺寸更小的连接线，提高集成度，当衬底包括至少2个衬底单元时，衬底单元之间以及内部不需要形成连接线，使得布线简单，工艺简单，易于操作，节约成本。在其中一个实施例中，相邻的所述第一测试通路单元通过连接线相互连接，使所述若干第一测试通路单元连接成一体，相邻的所述第二测试通路单元通过连接线相互连接，使所述若干第二测试通路单元连接成一体，所述第一测试通路与所述第二测试通路具有重叠处，所述重叠处的所述第一测试通路中连接线与所述第二测试通路中连接线位于不同平面上。减少了测试焊盘数量，减少测试流程，节约时间，提高了效率。在其中一个实施例中，所述若干第一测试通路单元与所述若干第二测试通路单元相互垂直排布，所述第一测试通路与所述第二测试通路具有重叠处，所述重叠处的所述第一测试通路中连接线与所述第二测试通路中连接线位于不同平面上。在其中一个实施例中，相邻的所述第一测试通路单元通过连接线相互连接，使所述若干第一测试通路单元连接成一体，相邻的所述第二测试通路单元通过连接线相互连接，使所述若干第二测试通路单元连接成一体，所述第一测试通路与所述第二测试通路具有重叠处，所述重叠处的所述第一测试通路中连接线与所述第二测试通路中连接线位于不同平面上。减少了测试焊盘数量，减少测试流程，节约时间，提高了效率。在其中一个实施例中，所述第一测试通路中的连接线位于所述硅通孔结构一端所在的平面上，所述第二测试通路中的连接线位于所述硅通孔结构另一端所在的平面上。在其中一个实施例中，所述第一测试通路中的连接线沿所述第一测试通路的延伸方向上下交替排布，所述第二测试通路中的连接线沿所述第二测试通路上下交替排布，使所述重叠处的所述第一测试通路中连接线与所述第二测试通路中连接线位于不同平面上。所述第一测试通路中的连接线沿所述第一测试通路的延伸方向上下交替排布，所述第二测试通路中的连接线沿所述第二测试通路上下交替排布，使得测试更加准确。附图说明图1～图5为本技术的测试结构中测试通路所呈现的结构示意图。图6为本技术的测试结构的制备方法的流程图。图7～图19为本技术的测试结构的制备方法中各步骤所呈现的结构示意图。图10、图13、图17、图19为本技术的测试结构所呈现的结构示意图。具体实施方式为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的
的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。在本技术的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。一个实施例，提供一种测试结构包括：衬底10，衬底10内具有若干硅通孔结构20，若干硅通孔结构20通过连接线30连接成若干相互邻近的测试通路40，测试通路40上具有测试焊盘50。在本实施例中，上述测试结构能够对硅通孔进行电性监控，能够监控硅通孔之间的短路、漏电情况，能够反映硅通孔的侧壁是否完整以及绝缘层的品质，还能监控多层芯片之间的键合情况以及是否有侧向刻蚀，使得产品良率提升，保障了质量，节约成本。在一个实施例中，衬底10包括至少2个相互叠加的衬底单元，硅通孔结构20使衬底单元之间相互连接。测试结构能监控多层芯片之间的键合情况以及是否有侧向刻蚀。例如，衬底10可以是单个衬底10，如图10、图13所示，此时，测试结构能够对硅通孔结构20进行电性监控，能够监控硅通孔结构20之间的短路、漏电情况，主要反映硅通孔结本文档来自技高网...

【技术保护点】
1.一种测试结构，其特征在于，包括：/n衬底，所述衬底内具有若干硅通孔结构，所述若干硅通孔结构通过连接线连接成若干相互邻近的测试通路，所述测试通路上具有测试焊盘。/n

【技术特征摘要】
1.一种测试结构，其特征在于，包括：
衬底，所述衬底内具有若干硅通孔结构，所述若干硅通孔结构通过连接线连接成若干相互邻近的测试通路，所述测试通路上具有测试焊盘。


2.根据权利要求1所述的测试结构，其特征在于，所述衬底包括至少2个相互叠加的衬底单元，所述硅通孔结构使所述衬底单元之间相互连接。


3.根据权利要求1所述的测试结构，其特征在于，所述测试通路的至少一端具有所述测试焊盘，所述测试焊盘形成于所述衬底的上表面。


4.根据权利要求1所述的测试结构，其特征在于，所述连接线位于所述硅通孔结构的端部。


5.根据权利要求1所述的测试结构，其特征在于，所述测试通路包括第一测试通路和第二测试通路，所述第一测试通路包括相互平行的条状的若干第一测试通路单元，所述第二测试通路包括相互平行的条状的若干第二测试通路单元。


6.根据权利要求5所述的测试结构，其特征在于，所述若干第一测试通路单元与所述若干第二测试通路单元相互交替平行排布。


7.根据权利要求6所述的测试结构，其特征在于，所述第一测试通路单元和所述第二测试通路单元中的所述连接线位于所述衬底的上表面。


8.根据权利要求6所述的测试结构，其特征在于，相邻的所述第一测试通路单元通过连接线相互连接，使所述若干第一测试通路单元连接成一体，相邻的所述第二测试通路单元通过连接线相互...

【专利技术属性】
技术研发人员：吴秉桓，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34