半导体封装结构及其制备方法技术

本公开提供一种半导体封装结构，包括一基底、一互连结构、一第一钝化层、一第二钝化层，以及一穿硅通孔(through silicon via，TSV)。该基底具有一前表面和与该前表面相对的一背表面。该互连结构设置在该基底的该前表面的上方。该第一钝化层设置在该基底的该背表面的上方。该第二钝化层设置在该第一钝化层的上方。该穿硅通孔设置在该基底中。在一些实施例中，该穿硅通孔从该背表面穿透该基底到该前表面。在一些实施例中，该穿硅通孔具有从该第一钝化层突出并且与该第二钝化层分离的一端部。

【技术实现步骤摘要】
半导体封装结构及其制备方法
本公开主张2018/12/24申请的美国临时申请案第62/784,613号及2019/2/6申请的美国正式申请案第16/268,836号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。本公开关于一种半导体封装结构及其制备方法，特别涉及一种包括穿硅通孔(throughsiliconvia，TSV)的半导体封装结构及其制备方法。
技术介绍
半导体元件对于许多现代的应用是不可或缺的。随着电子技术的进步，半导体元件的尺寸变得越来越小，同时具有更多的功能和更大量的集成电路。由于半导体元件的小型化，芯片对芯片(chip-on-chip)技术广泛地用于半导体封装的制造。在一种方法中，使用至少两个芯片(或晶粒)的堆叠，以三维(3D)封装中的形态来形成例如一存储器元件，如此，相较于其他半导体集成工艺，可以生产具有两倍存储容量的产品。除了增加存储容量外，堆叠封装也提供了改进的安装密度和安装区域的利用效率。由于这些优点，堆叠封装技术的研究和开发更加速地进行。在本领域中公开一种使用本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，包括：/n一基底，具有一前表面和与该前表面相对的一背表面；/n一互连结构，设置在该基底的该前表面的上方；/n一第一钝化层，设置在该基底的该背表面的上方；/n一第二钝化层，设置在该第一钝化层的上方；以及/n一穿硅通孔，设置在该基底中；/n其中该穿硅通孔从该背表面穿透该基底到该前表面，并且该穿硅通孔具有从该第一钝化层突出并且与该第二钝化层分离的一端部。/n

【技术特征摘要】
20181224 US 62/784,613;20190206 US 16/268,8361.一种半导体封装结构，包括：
一基底，具有一前表面和与该前表面相对的一背表面；
一互连结构，设置在该基底的该前表面的上方；
一第一钝化层，设置在该基底的该背表面的上方；
一第二钝化层，设置在该第一钝化层的上方；以及
一穿硅通孔，设置在该基底中；
其中该穿硅通孔从该背表面穿透该基底到该前表面，并且该穿硅通孔具有从该第一钝化层突出并且与该第二钝化层分离的一端部。


2.如权利要求1所述的半导体封装结构，其中该穿硅通孔的一长度大于该基底的一厚度。


3.如权利要求1所述的半导体封装结构，其中该穿硅通孔的该长度与该基底的该厚度之间的差值在约1微米至约10微米之间。


4.如权利要求1所述的半导体封装结构，其中该穿硅通孔电连接到该互连结构。


5.如权利要求1所述的半导体封装结构，还包括设置在该互连结构上方的一第一连接结构。


6.如权利要求1所述的半导体封装结构，其中该第一钝化层与该穿硅通孔的一侧壁的一部分接触。


7.如权利要求1所述的半导体封装结构，其中该穿硅通孔的该端部的一表面和该第一钝化层的一顶表面定义一阶差。


8.如权利要求1所述的半导体封装结构，其中该第二钝化层包括一阶梯式开口。


9.如权利要求1所述的半导体封装结构，还包括设置在该第二钝化层和该穿硅通孔上方的一第二连接结构。


10.如权利要求9所述的半导体封装结构，还包括设置在该穿硅通孔和该第二连接结构之间的一金属层。


11.如权利要求10所述的半导体封装结构，其中该金属层和该第二连接结构围绕该穿硅通孔的该端部。


12.一种半导体封装结构的制备方...

【专利技术属性】
技术研发人员：施信益，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71