半导体结构的制备方法技术

本发明专利技术提供一种半导体结构的制备方法，包括如下步骤：提供待刻蚀材料层；于待刻蚀材料层的表面形成第一掩膜层；得到包括图形化区域的第一图形化掩膜层，图形化区域内包括若干个间隔排布的图形结构；于图形结构的表面、相邻图形结构的间隙底部及第一图形化掩膜层的表面形成侧墙材料层；于侧墙材料层表面形成第二掩膜层；得到第二图形化掩膜层，第二图形化掩膜层包括开口；开口位于图形化区域外侧；基于第二图形化掩膜层对侧墙材料层、第一图形化掩膜层及待刻蚀材料层进行刻蚀；去除第二图形化掩膜层；并继续刻蚀待刻蚀材料层以于待刻蚀材料层内形成第一沟槽及第二沟槽。本发明专利技术可以简化工艺步骤，降低生产成本，提高生产效率；可以保证产品的良率。

【技术实现步骤摘要】
半导体结构的制备方法
本专利技术属于集成电路设计及制造
，特别是涉及一种半导体结构的制备方法。
技术介绍
在现有工艺中，为了得到尺寸更小的图形结构一般会采用图形倍缩工艺，而现有的图形倍缩工艺一般包括如下步骤：于待刻蚀材料层的表面形成具有若干个图形结构的图形化掩膜层；采用原子层沉积(ALD)工艺于所得结构的表面形成低温富氢氧化层作为侧墙材料层，相邻图形结构之间的侧墙材料层之间具有间隙；对所述侧墙材料层进行刻蚀，以去除位于所述侧墙材料层顶部及所述间隙底部的侧墙材料层，以形成侧墙结构；去除所述图形化掩膜层；基于所述侧墙结构刻蚀所述待刻蚀材料层，以于所述待刻蚀材料层内形成沟槽。然而，上述工艺存在工艺步骤复杂、生产效率较低、生产成本较高、所得结构容易遭受工艺窗口缺陷、产品良率较低等问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体结构的制备方法，用于解决现有技术中的上述问题。为实现上述目的及其他相关目的，本专利技术提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：提供待刻蚀材料层；于所述待刻蚀材料层的表面形成第一掩膜层；对所述第一掩膜层的部分区域进行图形化处理，以得到包括图形化区域的第一图形化掩膜层，所述图形化区域内包括若干个间隔排布的图形结构；于所述图形结构的表面、相邻所述图形结构的间隙底部及所述第一图形化掩膜层的表面形成侧墙材料层；于所述侧墙材料层表面形成第二掩膜层，所述第二掩膜层填满相邻图形结构之间的间隙，并覆盖所述侧墙材料层；对所述第二掩膜层进行图形化处理，以得到第二图形化掩膜层，所述第二图形化掩膜层位于所述图形化区域外侧；所述第二图形化掩膜层包括开口，所述第开口定义出定第二沟槽的形状及位置，且暴露出所述侧墙材料层；基于所述第二图形化掩膜层对所述侧墙材料层、所述第一图形化掩膜层及所述待刻蚀材料层进行刻蚀；及去除所述第二图形化掩膜层；并继续刻蚀所述待刻蚀材料层以于所述待刻蚀材料层内形成第一沟槽及第二沟槽。可选地，形成所述第一沟槽及所述第二沟槽之后还包括去除所述图形化掩膜结构的步骤。可选地，于所述待刻蚀材料层的表面形成所述第一掩膜层包括如下步骤：于所述待刻蚀材料层的表面形成旋涂碳层；及于所述旋涂碳层的表面形成氮氧化硅层。可选地，所述待刻蚀材料层包括第一待刻蚀材料层及第二待刻蚀材料层，所述第二待刻蚀材料层位于所述第一待刻蚀材料层的表面，且所述第一掩膜层形成于所述第二待刻蚀材料层的表面。可选地，对所述待刻蚀材料层进行刻蚀之后还包括去除所述第二待刻蚀材料层的步骤。可选地，所述侧墙材料层的厚度小于相邻所述图形结构之间间隙的宽度的一半且小于所述图形结构的高度，以确保形成所述侧墙材料层之后，相邻所述图形结构之间具有凹槽；所述图形结构的宽度等于所述凹槽的宽度。可选地，对所述第一掩膜层的部分区域进行图形化处理包括如下步骤：于所述第一掩膜层的表面形成第一光刻胶层；对所述第一光刻胶层进行曝光显影以得到第一图形化光刻胶层，所述第一图形化光刻胶层内形成有定义出所述第一图形结构的光刻胶图形；基于所述第一图形光刻胶层对所述第一掩膜层进行刻蚀，以形成所述第一图形化掩膜层。可选地，形成所述第一图形化掩膜层之后还包括去除所述第一图形化光刻胶层的步骤。可选地，对所述第二掩膜层进行图形化处理包括如下步骤：于所述第二掩膜层的表面形成第二光刻胶层；对所述第二光刻胶层进行曝光显影以得到第二图形化光刻胶层，所述第二图形化光刻胶层内形成有定义出所述开口的开口图形；基于所述第二图形光刻胶层对所述第二掩膜层进行刻蚀，以形成所述第二图形化掩膜层。可选地，形成所述第二图形化掩膜层之后还包括去除所述第二图形化光刻胶层的步骤。可选地，所述第一沟槽的宽度大于所述第二沟槽的宽度。可选地，所述第二沟槽包括位线沟槽或字线沟槽。如上所述，本专利技术的半导体结构的制备方法，具有以下有益效果：本专利技术的半导体结构的制备方法可以简化工艺步骤，降低生产成本，提高生产效率(每小时出片量(Waferperhour，WPH)可以提高60％左右)；可以降低遭受工艺窗口缺陷的风险，保证产品的良率；得到的半导体结构中的沟槽符合位线沟槽或字线沟槽的性能需求。附图说明图1显示为本专利技术提供的半导体结构的制备方法的流程图。图2至图15显示为本专利技术提供的半导体结构的制备方法中各步骤所得结构的截面结构示意图。元件标号说明10待刻蚀材料层101第一待刻蚀材料层102第二待刻蚀材料层11第一掩膜层111旋涂碳层112氮氧化硅层12第一图形化掩膜层121图形结构13侧墙材料层14第二掩膜层141第一掩膜材料层142第二掩膜材料层15第二图形化掩膜层151开口16第一沟槽17第二沟槽20第一图形化光刻胶层201光刻胶图形21第二图形化光刻胶层211第一开口图形212第二开口图形具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，虽图示中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图1，本实施例还提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：S11：提供待刻蚀材料层；S12：于所述待刻蚀材料层的表面形成第一掩膜层；S13：对所述第一掩膜层的部分区域进行图形化处理，以得到包括图形化区域的第一图形化掩膜层，所述图形化区域内包括若干个间隔排布的图形结构；S14：于所述图形结构的表面、相邻所述图形结构的间隙底部及所述第一图形化掩膜层的表面形成侧墙材料层；S15：于所述侧墙材料层表面形成第二掩膜层，所述第二掩膜层填满相邻图形结构之间的间隙，并覆盖所述侧墙材料层；S16：对所述第二掩膜层进行图形化处理，以得到第二图形化掩膜层，所述第二图形化掩膜层位于所述图形化区域外侧；所述第二图形化掩膜层包括开口，所述第开口定义出定第二沟槽的形状及位置，且暴露出所述侧墙材料层；S17：基于所述第二图形化掩膜层对所述侧墙材料层、所述第一图形化掩膜层及所述待刻蚀材料层进行刻蚀；S18：去除所述第二图形化掩膜层；并继续刻蚀所述待刻蚀材料层以于所述待刻蚀材料层内形成所述第一本文档来自技高网...

【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：/n提供待刻蚀材料层；/n于所述待刻蚀材料层的表面形成第一掩膜层；/n对所述第一掩膜层的部分区域进行图形化处理，以得到包括图形化区域的第一图形化掩膜层，所述图形化区域内包括若干个间隔排布的图形结构；/n于所述图形结构的表面、相邻所述图形结构的间隙底部及所述第一图形化掩膜层的表面形成侧墙材料层；/n于所述侧墙材料层表面形成第二掩膜层，所述第二掩膜层填满相邻图形结构之间的间隙，并覆盖所述侧墙材料层；/n对所述第二掩膜层进行图形化处理，以得到第二图形化掩膜层，所述第二图形化掩膜层位于所述图形化区域外侧；所述第二图形化掩膜层包括开口，所述第开口定义出定第二沟槽的形状及位置，且暴露出所述侧墙材料层；/n基于所述第二图形化掩膜层对所述侧墙材料层、所述第一图形化掩膜层及所述待刻蚀材料层进行刻蚀；及/n去除所述第二图形化掩膜层；并继续刻蚀所述待刻蚀材料层以于所述待刻蚀材料层内形成第一沟槽及第二沟槽。/n

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
提供待刻蚀材料层；
于所述待刻蚀材料层的表面形成第一掩膜层；
对所述第一掩膜层的部分区域进行图形化处理，以得到包括图形化区域的第一图形化掩膜层，所述图形化区域内包括若干个间隔排布的图形结构；
于所述图形结构的表面、相邻所述图形结构的间隙底部及所述第一图形化掩膜层的表面形成侧墙材料层；
于所述侧墙材料层表面形成第二掩膜层，所述第二掩膜层填满相邻图形结构之间的间隙，并覆盖所述侧墙材料层；
对所述第二掩膜层进行图形化处理，以得到第二图形化掩膜层，所述第二图形化掩膜层位于所述图形化区域外侧；所述第二图形化掩膜层包括开口，所述第开口定义出定第二沟槽的形状及位置，且暴露出所述侧墙材料层；
基于所述第二图形化掩膜层对所述侧墙材料层、所述第一图形化掩膜层及所述待刻蚀材料层进行刻蚀；及
去除所述第二图形化掩膜层；并继续刻蚀所述待刻蚀材料层以于所述待刻蚀材料层内形成第一沟槽及第二沟槽。


2.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述第一沟槽及所述第二沟槽之后还包括去除所述图形化掩膜结构的步骤。


3.根据权利要求1所述的半导体结构的制备方法，其特征在于：于所述待刻蚀材料层的表面形成所述第一掩膜层包括如下步骤：
于所述待刻蚀材料层的表面形成旋涂碳层；及
于所述旋涂碳层的表面形成氮氧化硅层。


4.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述待刻蚀材料层包括第一待刻蚀材料层及第二待刻蚀材料层，所述第二待刻蚀材料层位于所述第一待刻蚀材料层的表面，且所述第一掩膜层形成于所述第二待刻蚀材料层的表面。


5.根据权利要求4所述的半导体结构的制备方法，其特征在于：对所述待刻蚀材料层进行刻蚀之后还包括去除所述...

【专利技术属性】
技术研发人员：邵克坚，张大明，陈云，刘昭，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北;42