集成电路装置及形成集成电路的方法制造方法及图纸

技术编号:24761128 阅读:52 留言:0更新日期:2020-07-04 10:20
本发明专利技术公开一种集成电路装置及形成集成电路的方法,其中该集成电路装置包含有一互补式金属氧化物半导体影像传感器。此互补式金属氧化物半导体影像传感器包含一P‑N结二极管、一晶体管栅极、一多晶硅插塞以及一堆叠的金属层。P‑N结二极管设置于一基底中。晶体管栅极以及多晶硅插塞设置于基底上,其中多晶硅插塞直接连接P‑N结二极管。堆叠的金属层将多晶硅插塞连接至晶体管栅极,其中堆叠的金属层包含一下层金属层以及一上层金属层,且下层金属层包含一第一金属硅化物部分连接多晶硅插塞。

Integrated circuit device and method for forming integrated circuit

【技术实现步骤摘要】
集成电路装置及形成集成电路的方法
本专利技术涉及一种集成电路装置及形成集成电路的方法,且特别是涉及一种集成电路装置及形成集成电路的方法,其中此集成电路装置包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容。
技术介绍
半导体装置使用于各种电子应用中,举例而言,诸如个人计算机、手机、数码相机以及其他电子设备。半导体装置的制造通常是通过在半导体基板上依序沉积绝缘层或介电层材料、导电层材料以及半导体层材料,接着使用光刻制作工艺图案化所形成的各种材料层,用于在此半导体基板之上形成电路零件及组件。通常在单一个半导体晶片上会制造多种集成电路装置以符合所需功能。各种集成电路装置可例如包含影像传感器或电容元件等。例如,影像传感器用于将聚焦在影像传感器上的光学影像转换成电子信号。影像传感器包括感光元件阵列,例如光电二极管(photodiodes),且感光元件用于产生电子信号,此电子信号对应到撞击到感光元件之上的光的强度。电子信号用于显示对应的图像到显示器上或提供与光学影像的相关信息。再者,在半导体制作工艺的电路中,电容元件(capacitor)的设计原理是于半导体芯片上设置两电极层作为上、下电极板,以及一隔绝层用来将两电极层隔开至一预定距离,当两电极层上被施予电压时,就会有电荷存储于电容中。金属层-绝缘层-金属层(MIM)结构所构成的金属电容器已广泛地运用于集成电路的设计上。因为此种金属电容器具有较低的电阻值以及较不显著的寄生效应,且没有空乏区感应电压(InducedVoltage)偏移的问题,因此目前多采用MIM构造作为金属电容器的主要构造。如何根据各种电路装置的设计原理,将此些装置整合于同一半导体基底中,即为现今半导体产业的一重要议题。
技术实现思路
本专利技术提供一种集成电路装置及形成集成电路的方法,其同时形成互补式金属氧化物半导体影像传感器及金属层-绝缘层-金属层电容。本专利技术提供一种集成电路装置,包含有一互补式金属氧化物半导体影像传感器。此互补式金属氧化物半导体影像传感器包含一P-N结二极管、一晶体管栅极、一多晶硅插塞以及一堆叠的金属层。P-N结二极管设置于一基底中。晶体管栅极以及多晶硅插塞设置于基底上,其中多晶硅插塞直接连接P-N结二极管。堆叠的金属层将多晶硅插塞连接至晶体管栅极,其中堆叠的金属层包含一下层金属层以及一上层金属层,且下层金属层包含一第一金属硅化物部分连接多晶硅插塞。本专利技术提供一种形成包含一互补式金属氧化物半导体影像传感器以及一金属-绝缘-金属电容的一集成电路的方法,包含有下述步骤。首先,提供一基底,包含一影像感测区以及一电容区,其中一P-N结二极管设置于影像感测区的基底中。接着,形成一第一介电层于基底上,以及一多晶硅插塞以及一晶体管栅极于第一介电层中,其中多晶硅插塞连接P-N结二极管,且晶体管栅极设置于影像感测区中。接续,沉积并图案化一第一金属层于第一介电层上,以形成一堆叠的金属层于影像感测区中,以及一底电极于电容区中,其中堆叠的金属层的二末端分别连接多晶硅插塞以及晶体管栅极,因而构成互补式金属氧化物半导体影像传感器。之后,形成一绝缘层以及一顶电极于底电极上,以形成金属-绝缘-金属电容。基于上述,本专利技术提出一种集成电路装置及形成集成电路的方法,此集成电路包含互补式金属氧化物半导体影像传感器以及金属-绝缘-金属电容,而本专利技术可整合互补式金属氧化物半导体影像传感器制作工艺以及金属-绝缘-金属电容制作工艺。详细而言,本专利技术先形成一第一介电层于一基底上,以及一多晶硅插塞以及一晶体管栅极于一影像感测区的第一介电层中;沉积并图案化一第一金属层于第一介电层上,以形成一堆叠的金属层于影像感测区中以及一底电极于电容区中,其中堆叠的金属层的一端连接多晶硅插塞而另一端连接晶体管栅极,因而构成互补式金属氧化物半导体影像传感器;形成一绝缘层以及一顶电极于底电极上,而形成金属-绝缘-金属电容。如此一来,本专利技术的互补式金属氧化物半导体影像传感器的堆叠的金属层以及金属-绝缘-金属电容的底电极共用同一金属层且由同一制作工艺形成。因此,本专利技术可整合并简化制作工艺,进而降低制作工艺成本。附图说明图1为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图2为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图3为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图4为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图5为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图6为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图7为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图8为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图9为本专利技术优选实施例中形成集成电路的方法的剖面示意图;图10为本专利技术另一实施例的集成电路装置的剖面示意图;图11为本专利技术另一实施例的集成电路装置的剖面示意图;图12为本专利技术一实施例的集成电路装置的俯视示意图。主要元件符号说明10:绝缘结构20、320:P-N结二极管20a:嵌入式二极管22a:浮置扩散区24a:P-N结区100、200:集成电路装置110:基底120:第一介电层130:第一金属层130a、330:堆叠的金属层130b、230b:底电极132、132a、132b:下层金属层132a1:第一金属硅化物部分132a2:第二金属硅化物部分134、134a、134b:上层金属层142、142’、242:绝缘层144、244:顶电极144’:第二金属层150、150’:第二介电层160、260:第三介电层162、262:金属内连线结构300:集成电路布局310:主动区A:影像感测区B:电容区C1、C1a:多晶硅插塞C2、C2a:插塞C3:第一接触插塞C4、C6:第二接触插塞C5:第三接触插塞E1、E2:末端G:传输栅极K1、K1a:互补式金属氧化物半导体影像传感器K2:金属-绝缘-金属电容M1、M2、M4:晶体管M3:重置晶体管M5:列选择晶体管M11、M11a、M21:晶体管栅极M12、M22:源/漏极P1、P2、P3:图案化光致抗蚀剂T1、T2、T3、T4、T5:顶面V:接触洞Vd:电压端Vp:输出端具体实施方式图1-图9绘示本专利技术优选实施例中形成集成电路的方法的剖面示意图。如图1所示,提供一基底110,其中基底110具有一影像感测区A以及一电容区B。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)本文档来自技高网
...

【技术保护点】
1.一种集成电路装置,其特征在于,包含有:/n互补式金属氧化物半导体影像传感器,包含:/nP-N结二极管,设置于一基底中;/n晶体管栅极以及多晶硅插塞,设置于该基底上,其中该多晶硅插塞直接连接该P-N结二极管;/n堆叠的金属层,将该多晶硅插塞连接至该晶体管栅极,其中该堆叠的金属层包含下层金属层以及上层金属层,且该下层金属层包含第一金属硅化物部分连接该多晶硅插塞。/n

【技术特征摘要】
1.一种集成电路装置,其特征在于,包含有:
互补式金属氧化物半导体影像传感器,包含:
P-N结二极管,设置于一基底中;
晶体管栅极以及多晶硅插塞,设置于该基底上,其中该多晶硅插塞直接连接该P-N结二极管;
堆叠的金属层,将该多晶硅插塞连接至该晶体管栅极,其中该堆叠的金属层包含下层金属层以及上层金属层,且该下层金属层包含第一金属硅化物部分连接该多晶硅插塞。


2.如权利要求1所述的集成电路装置,其中全部的该第一金属硅化物部分连接该多晶硅插塞。


3.如权利要求1所述的集成电路装置,其中该晶体管栅极包含多晶硅栅极或金属栅极。


4.如权利要求3所述的集成电路装置,其中该下层金属层包含第二金属硅化物部分,连接该多晶硅栅极。


5.如权利要求1所述的集成电路装置,其中该下层金属层包含钛层、该上层金属层包含氮化钛层以及该第一金属硅化物部分包含钛硅。


6.如权利要求1所述的集成电路装置,其中该晶体管栅极以及该多晶硅插塞在同一水平面。


7.如权利要求6所述的集成电路装置,还包含:
插塞,设置于该晶体管栅极上,因而该多晶硅插塞的顶面与该插塞的顶面共平面。


8.如权利要求1所述的集成电路装置,其中该集成电路装置包含金属-绝缘-金属电容,设置于该基底上。


9.如权利要求8所述的集成电路装置,其中该金属-绝缘-金属电容以及该堆叠的金属层设置于同一水平面。


10.如权利要求8所述的集成电路装置,其中该金属-绝缘-金属电容包含绝缘层夹置于底电极以及顶电极之间,其中该底电极以及该堆叠的金属层包含相同材料。


11.如权利要求10所述的集成电路装置,其中该底电极以及该堆叠的金属层设置于同一水平面。


12.如权利要求10所述的集成电路装置,还包含:
第一接触插塞,设置于该底电极以及该基底之间。


13.如权利要求10所述的集成电路装置,还包含:

【专利技术属性】
技术研发人员:赖国智周仕旻林个惟林进富蔡纬撰杨钧耀程家甫邹宜勲陈纬
申请(专利权)人:联华电子股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1