集成电路封装体制造技术

本申请实施例是关于集成电路封装体。根据本申请一实施例的集成电路封装体包括芯片、围绕芯片的多个引脚、引线及封装壳体。该引线经配置以将芯片连接至引脚。该封装壳体包覆芯片、引脚和引线。封装壳体的底面与芯片的底面及多个引脚的底面实质上在同一平面上。本申请实施例提供的集成电路封装体及其制造方法可以简单的制程和工艺获得厚度更小的集成电路封装体。

Integrated circuit package

【技术实现步骤摘要】
集成电路封装体
本申请实施例涉及半导体封装领域，特别是涉及集成电路封装体及其制造方法。
技术介绍
因应电子产品小型化的趋势，集成电路封装体的尺寸也变的越来越小。例如，随着5G技术的飞速发展，需要厚度减薄的集成电路封装体来满足市场需要。而集成电路封装体的尺寸越小，对生产工艺的要求也越高。每一次产品尺寸的减小都需要解决相当多的技术问题。另一方面，不适当的生产工艺虽然可能实现集成电路封装体的小型化，但可能造成生产成本增加和/或质量下降等多方面的问题。因此，对于如何获得厚度更小的集成电路封装体，是业内持续关注的技术问题。
技术实现思路
本申请实施例的目的之一在于提供集成电路封装体及其制造方法，其可以简单的制程和工艺获得厚度更小的集成电路封装体。本申请的一实施例提供了一集成电路封装体，其包括芯片、围绕该芯片的多个引脚、引线及封装壳体。该引线经配置以将芯片连接至引脚。该封装壳体包覆芯片、引脚和引线。封装壳体的底面与芯片的底面及多个引脚的底面实质上在同一平面上。在本申请的另一实施例中，该芯片的底面与多个引脚的底面中的至少一者上进一步设置金属层。在本申请的又一实施例中，设置于引脚的底面上的金属层的材料选自锡、铜、银、金或钛。在本申请的另一实施例中，芯片的厚度为约50微米至约100微米。本申请的另一实施例提供了一集成电路封装体的制造方法，其包括：提供导线框架，该导线框架具有第一表面和与第一表面相对的第二表面。该导线框架包括自第一表面凹陷的至少一容纳槽及围绕容纳槽的多个引脚。该制造方法还包括：将芯片设置于容纳槽内，芯片具有顶面和与该顶面相对的底面；及研磨导线框架的第二表面以减少导线框架的厚度。在本申请的另一实施例中，研磨导线框架的第二表面直到容纳槽的内表面被研磨以暴露出芯片的底面。在本申请的又一实施例中，研磨导线框架的第二表面和芯片的底面以减少导线框架和芯片的厚度。在本申请的另一实施例中，研磨后的芯片的厚度为50微米至100微米。在本申请的又一实施例中，其进一步包括在芯片的底面与研磨后的导线框架的第二表面中的至少一者上设置金属层。在本申请的另一实施例中，该金属层的材料选自锡、铜、银、金或钛。本申请实施例提供的集成电路封装体及其制造方法可以获得厚度更小的集成电路封装体，以满足电子产品小型化的需要。此外，本申请实施例提供的集成电路封装体及其制造方法还具有制造工艺简单及生产效率高等优点。附图说明图1是根据本申请实施例一实施例的集成电路封装体的纵向剖面示意图图2a-2f是根据本申请一实施例制造集成电路封装体的方法的相应步骤所得产品的示意图具体实施方式为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请实施例以特定的方向建构或操作。如本文中所使用，术语“约”、“大致”、“大体上”、“实质”及“相近”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同及“相近”。再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。在本申请实施例中，除非经特别指定或限定之外，“设置”、“连接”、“耦合”、“固定”以及与其类似的用词在使用上是广泛地，而且本领域技术人员可根据具体的情况以理解上述的用词可以是，比如，固定连结、可拆式连结或集成连结；其也可以是机械式连结或电连结；其也可以是直接链接或通过中介结构的间接链接；也可以是两个组件的内部通讯。图1是根据本申请一实施例的集成电路封装体100的纵向剖面示意图。如图1所示，根据本申请一实施例的集成电路封装体100可以是QFN(QuadFlatNo-lead，方形扁平无引脚)封装体。该集成电路封装体100可包括：芯片10、引脚12、引线14和封装壳体16。根据本申请的实施例的芯片10可为任意类型的芯片，例如裸片、预封装芯片或传感器等。根据本申请的一些实施例，该芯片10甚至可以是包括多个单一芯片的芯片单元。该芯片10具有顶面101和与顶面101相对的底面103，其中该顶面101是其上设有电路的一面。该引脚12围绕芯片10设置。可根据实际需要设置引脚12的数量。每一引脚12具有顶面121和与顶面121相对的底面123。根据本申请的实施例的引脚12可来自于导线框架，容后叙。该引线14通过打线接合工艺将芯片10，例如，顶面101上的相应电路与引脚12连接从而实现两者间的电连接配置。该引线14的材料为本领域中常见的引线材料，例如根据本申请的部分实施例，该引线14可为金线。该封装壳体16包覆芯片10、引脚12和引线14。该封装壳体16的材料为本领域常见的绝缘壳体的材料，例如树脂。该封装壳体16具有顶面161和与顶面161相对的底面163。根据本申请实施例，该集成电路封装体100的底部在注塑之后会经薄化处理，例如研磨处理，因而该封装壳体16的底面163与芯片10的底面103及多个引脚12的底面123实质上在同一平面上。而在薄化处理过程中，至少芯片10底部的承载座和引脚的一部分会磨掉，因而集成电路封装体的整体厚度会极大减小。该芯片10的厚度亦可较薄，例如依不同应用，芯片的最小厚度可低至约50微米至约100微米。当然，本申请的实施例也可适用于其它厚度的芯片10。而在常见的封装制程中，晶圆先被整体研磨，然后被切割成单颗，再将切割后的单颗晶圆设置于封装基本文档来自技高网...

【技术保护点】
1.一种集成电路封装体，其特征在于，其包括：/n芯片；/n围绕所述芯片的多个引脚；/n引线，其经配置以将所述芯片连接至所述引脚；及/n封装壳体，包覆所述芯片、所述引脚和所述引线，/n其中所述封装壳体的底面与所述芯片的底面及所述多个引脚的底面实质上在同一平面上。/n

【技术特征摘要】
1.一种集成电路封装体，其特征在于，其包括：
芯片；
围绕所述芯片的多个引脚；
引线，其经配置以将所述芯片连接至所述引脚；及
封装壳体，包覆所述芯片、所述引脚和所述引线，
其中所述封装壳体的底面与所述芯片的底面及所述多个引脚的底面实质上在同一平面上。


2.根据权利要求1所述的集成电路封...

【专利技术属性】
技术研发人员：王政尧，林子翔，
申请(专利权)人：苏州日月新半导体有限公司，
类型：新型
国别省市：江苏;32