半导体结构制造技术

该实用新型专利技术涉及一种半导体结构，能够提高使用该互连层的半导体器件的可靠性及稳定性。所述半导体结构包括：衬底；依次形成在所述衬底上方的第一器件层和第二器件层；形成于所述第一器件层和第二器件层之间的介电层，所述介电层内镶嵌有金属层，所述金属层的第一端和第二端分别外露于所述介电层的上底面和下底面；所述金属层外表面形成有阻挡层包裹所述金属层，以阻挡金属层内的金属离子与所述第一器件层、第二器件层以及介电层之间发生电迁移。

Semiconductor structure

【技术实现步骤摘要】
半导体结构
本技术涉及半导体结构领域，具体涉及一种半导体结构。
技术介绍
随着半导体器件制造技术的迅速发展，半导体器件已经具有深亚微米结构，半导体器件中各器件层之间可以依靠形成于各器件层之间的互连层来实现电连接。所述互连层包括介电层以及镶嵌在所述介电层内的金属层，金属层与器件层的导电区域连接，从而形成位于不同高度的器件层之间的电连接。现有技术中采用互连层来连接半导体器件中上下两个器件层时，很容易在使用过程中出现电流不稳等故障，影响使用该互连层的半导体器件的可靠性与稳定性。
技术实现思路
本技术的目的在于提供一种半导体结构，能够提高使用该互连层的半导体器件的可靠性及稳定性。为了解决上述技术问题，以下提供了一种半导体结构，包括：衬底；依次形成在所述衬底上方的第一器件层和第二器件层；形成于所述第一器件层和第二器件层之间的介电层，所述介电层内镶嵌有金属层，所述金属层的第一端和第二端分别外露于所述介电层的上底面和下底面；所述金属层外表面形成有阻挡层包裹所述金属层，以阻挡金属层内的金属离子与所述第一器件层、第二器件层以及介电层之间发生电迁移。可选的，所述金属层包括铜层。可选的，所述阻挡层包括第一子层，形成于所述金属层的顶面、底面以及侧壁。可选的，所述第一子层的厚度范围为1～10nm。可选的，所述阻挡层还包括第二子层，所述第二子层形成于所述第一子层表面。可选的，所述第二子层的厚度范围为20～80nm。可选的，所述第二子层至少包括形成于所述金属层下方的第一部分，以及至少形成于所述第一子层和所述介电层之间的第二部分。可选的，所述第一子层包括石墨烯层。可选的，所述第二子层包括钽层或氮化钽层中的至少一种。可选的，所述介电层包括氟硅玻璃层。本技术的半导体结构在两个需要互连的器件层之间设置了镶嵌有金属层的介电层，且所述金属层的外围设置有阻挡层，能够防止金属与介电层、第一器件层和第二器件层之间发生不被期望的电迁移而导致金属层内产生气泡，避免金属层内的气泡影响到最终形成的半导体器件的可靠性与稳定性，有效提升了半导体器件的制备良率。进一步的，由于所述第一子层包括石墨烯层，因此可以提升所述金属层和器件层之间的导电性。附图说明图1为本技术的一种具体实施方式中半导体结构的剖面结构示意图。图2为本技术的一种具体实施方式中形成的半导体结构的形成方法的步骤流程示意图。图3a至3g为本技术的一种具体实施方式中半导体结构的形成方法的各步骤对应的半导体结构示意图。具体实施方式研究发现，现有技术中采用互连层来连接半导体器件中位于不同高度的两个器件层时，容易出现电流不稳等故障、可靠性与稳定性较低的原因在于，互连层中的金属层在有电流流过时其中的金属离子会沿金属层产生质量的输运，使所述金属层的某些部位产生空洞或晶须，导致最后生产的半导体器件容易出现电流不稳等故障，可靠性与稳定性降低。以下结合附图和具体实施方式对本技术提出的一种半导体结构作进一步详细说明。请参阅图1，为本技术的一种具体实施方式中的半导体结构的剖面结构示意图。在该具体实施方式中，提供了一种半导体结构，包括：衬底100；依次形成在所述衬底100上方的第一器件层101和第二器件层102；形成于所述第一器件层101和第二器件层102之间的介电层103，所述介电层103内镶嵌有金属层105，所述金属层105的第一端和第二端分别外露于所述介电层103的上底面和下底面；所述金属层105外表面形成有阻挡层104包裹所述金属层105，以阻挡金属层105内的金属离子与所述第一器件层101、第二器件层102以及介电层103之间发生电迁移。在该具体实施方式中，所述半导体结构在两个需要互连的器件层之间设置了镶嵌有金属层105的介电层103，且所述金属层105的外围设置有阻挡层104，将所述金属层105包裹住，能够防止金属与介电层103、第一器件层101和第二器件层102之间发生不被期望的电迁移而导致金属层105内产生气泡，避免金属层105内的气泡影响到最终形成的半导体器件的可靠性与稳定性，有效提升了半导体器件的制备良率。请参阅图1，在所述第一器件层101和第二器件层102具有导电器件，会与最终形成的金属层105直接接触或间接接触，以实现两个器件层之间的电流流动。在一种具体实施方式中，所述介电层103包括低介电常数介质层，如氟硅玻璃等。采用镶嵌金属的低介电常数介质层来作为两个器件层之间的互连层，能够提高最终出产的半导体芯片的速度，降低半导体芯片的功耗、成本，以及提高抗电迁移性能等优势。在该具体实施方式中，所述阻挡层104能够阻挡所述金属层105向所述介电层103发生电迁移，从而避免金属层105内因电迁移而造成孔洞缺陷，影响最后形成的半导体结构的可靠性与稳定性。在一种具体实施方式中，所述金属层105包括铜层。实际上也可以采用铝等导电金属制备所述金属层105，但是铜具有更好的电阻率，并且在形成互连线时，能够具有更小的寄生电容，通过同样大小的电流时，该金属层105的功耗也更低，并且铜的抗电迁移率比铝好。因此，采用铜作为互连金属，能够使最终形成的半导体器件具有更高的可靠性。在一种具体实施方式中，所述阻挡层104包括第一子层1042，形成于所述金属层105的顶面、底面以及侧壁。该第一子层1042可以用于隔绝所述金属层105与第一器件层101之间、金属层105与第二器件层102之间，以及金属层105与介电层103之间的不被期望的电迁移，有效减少了金属层105内空洞的形成。在一种具体实施方式中，所述阻挡层104还包括第二子层1041，所述第二子层1041形成于所述第一子层1042表面。设置两个子层，能够进一步提升该阻挡层104的抗电迁移效果。在一种具体实施方式中，所述第二子层1041至少包括形成于所述金属层105下方的第一部分，以及至少形成于所述第一子层1042和所述介电层103之间的第二部分。在该具体实施方式中，在所述金属层105的上表面只设置一第一子层1042，能够有效简化加工工序，实际上，也可根据需要在所述第一子层1042上表面再设置一个第二子层1041。在一种具体实施方式中，所述第一子层1042包括石墨烯层。在该具体实施方式中，所述石墨烯层可以提升所述金属层105和第一器件层101之间的导电性。实际上，也可以根据需要将其他的材料设置成所述第一子层1042，需要注意的是，这里需要保证该第一子层1042具有阻挡作用，可以防止金属层105发生电迁移或发生氧化，还能够提升所述金属层105与所述介质层之间的粘附性，并且不会使得所述金属层105的导电性能变差。在该具体实施方式中，所述第一子层1042的厚度为5nm，实际上，只要所述第一子层1042的厚度范围位于1～10nm范围内，即可实现较好的抗电迁移特性。在一种具体实施方式中，所述第二子层1041包括钽层本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：/n衬底；/n依次形成在所述衬底上方的第一器件层和第二器件层；/n形成于所述第一器件层和第二器件层之间的介电层，所述介电层内镶嵌有金属层，所述金属层的第一端和第二端分别外露于所述介电层的上底面和下底面；/n其特征在于，所述金属层外表面形成有阻挡层包裹所述金属层，以阻挡金属层内的金属离子与所述第一器件层、第二器件层以及介电层之间发生电迁移。/n

【技术特征摘要】
1.一种半导体结构，包括：
衬底；
依次形成在所述衬底上方的第一器件层和第二器件层；
形成于所述第一器件层和第二器件层之间的介电层，所述介电层内镶嵌有金属层，所述金属层的第一端和第二端分别外露于所述介电层的上底面和下底面；
其特征在于，所述金属层外表面形成有阻挡层包裹所述金属层，以阻挡金属层内的金属离子与所述第一器件层、第二器件层以及介电层之间发生电迁移。


2.根据权利要求1所述的半导体结构，其特征在于，所述金属层包括铜层。


3.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层包括第一子层，形成于所述金属层的顶面、底面以及侧壁。


4.根据权利要求3所述的半导体结构，其特征在于，所述第一子层的厚度范围为1～10nm。
<...

【专利技术属性】
技术研发人员：左权，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34