半导体装置中的成形互连凸块制造方法及图纸

在一个实例中，一种半导体封装(100)包含引线框架(102)及经由成形或锥形的凸块(106)安装到所述引线框架(102)的半导体裸片(104)。所述凸块(106)中的每一者包含连接到所述半导体裸片(104)的第一端(108)及连接到所述引线框架(102)的相对第二端(110)。所述第一端(108)具有第一端表面积。所述第二端(110)具有第二端表面积。所述第一端表面积小于所述第二端表面积。

Forming interconnection bumps in semiconductor devices

【技术实现步骤摘要】
【国外来华专利技术】半导体装置中的成形互连凸块
本专利技术大体上涉及半导体装置，并且更特定来说，涉及半导体装置中的成形互连凸块。
技术介绍
在某些类型的半导体封装中，半导体裸片经由多个互连凸块或接线柱直接安装到引线框架。多个互连凸块将半导体裸片电连接到引线框架。多个互连凸块可包含信号凸块及电力凸块两者。信号凸块通常可聚焦于在半导体裸片与引线框架之间传输电信号。电力凸块通常可聚焦于在引线框架与半导体裸片之间传输大部分电力。随着连接密度的增加，互连性变得更具挑战性。
技术实现思路
一方面，一种半导体封装包含引线框架及经由多个凸块安装到所述引线框架的半导体裸片。所述多个凸块中的每一者包含连接到所述半导体裸片的第一端及连接到所述引线框架的相对第二端。所述第一端具有端表面积A1。所述第二端具有端表面积A2。所述第一端的所述端表面积A1小于所述第二端的所述端表面积A2。一方面，一种半导体封装包含：引线框架、安装到所述引线框架的半导体裸片，以及电连接所述半导体裸片及所述引线框架的多个凸块。所述凸块具有从第一端延伸到相对第二端的纵向长度。所述第一端连接到所述半导体裸片，且所述第二端连接到所述引线框架。所述第一端具有正交于所述纵向长度的横向宽度W1，其小于所述第二端的横向宽度W2。根据一方面，一种在裸片上形成多个锥形凸块以将所述裸片安装到半导体封装中的引线框架的方法包含：在晶片上沉积晶种材料；在所述晶种材料上沉积光致抗蚀剂；根据具有凸块部位的图案对所述光致抗蚀剂进行掩蔽；以及过度曝光经掩蔽光致抗蚀剂以在其中形成多个锥形部位。每一锥形部位具有最靠近所述晶片的第一端及远离所述晶片的第二端。所述方法进一步包含：将一或多种金属安置到所述多个锥形部位中，并去除所述光致抗蚀剂以形成所述多个锥形凸块。所述多个锥形凸块中的每一锥形凸块在最靠近所述晶片的第一端处具有第一表面积A1，且在远离所述晶片的第二端处具有第二端表面积A2。所述锥形凸块的所述第一端邻接所述晶片，且所述第一表面积A1小于所述第二表面积A2。根据方面，一种将半导体裸片电耦合到引线框架的方法包含：在所述裸片上形成多个锥形凸块，使得所述多个锥形凸块中的每一者在最靠近所述裸片的第一端处具有第一端表面积A1，且在第二相对端处具有第二端表面积A2。所述第一端具有小于所述第二端表面积A2的端表面积A1。所述第一端附接到所述裸片。所述方法进一步包含将所述多个锥形凸块的所述第二端焊接到所述引线框架。本文中揭示了其它方面。附图说明图1是说明性半导体封装的一部分的示意性透视图。图2A是图1的说明性半导体封装的示意性正视图。图2B是图2A的说明性半导体封装的一部分的示意性详细视图。图3A是说明性成形互连凸块的一个端的示意图。图3B是图3A的成形互连凸块的示意性透视图。图4是另一说明性成形互连凸块的示意图。图5是说明性半导体封装的一部分的示意性平面图。图6是说明性半导体封装的一部分的示意性平面图。图7A到7G是展示用于在半导体晶片上形成成形互连凸块的工艺步骤的示意性横截面图。具体实施方式一些半导体封装经配置成使得半导体裸片经由多个互连凸块(有时也称为接线柱或柱)直接安装到引线框架。与使用线接合的其它类型的引线封装相比，此类型的封装可提供改进的电及热性能。此外，通过消除将半导体裸片连接到引线框架的线接合，可减少封装寄生。然而，与引线框架相比，半导体裸片通常具有用于连接到互连凸块或凸块的较小可用表面积。并且随着电子器件的扩散及功能性增加，期望进一步减小半导体裸片的大小。因此，随着半导体裸片的缩小，可用于互连凸块连接的表面积的量也随之缩小。在某些情形下，半导体裸片上可用于互连凸块的表面积在没有更多面积的情况下是一个限制因素。通常，互连凸块具有均匀的圆柱体形状；例如，互连凸块的直径在互连凸块的裸片侧与引线框架侧之间是均匀的。因此，互连凸块在其裸片连接侧的接触表面积与在其引线框架连接侧的接触表面积相同。减小互连凸块的直径，不仅减小互连凸块在半导体裸片上的接触表面积，而且还减小在引线框架上的接触表面积。互连凸块在引线框架上的接触表面积的减小趋于引起功率及电流密度在互连凸块与引线框架之间的接点处增加。增加功率及电流密度可导致更高温度及过早失效，这是归因于互连凸块与引线框架之间的接点处的电迁移。归因于用于将互连凸块附接到引线框架的焊料材料的性质，用于将互连凸块附接到引线框架的焊料材料可进一步导致电迁移问题。微型封装(例如WCSP及QFN)由于其大小小而可能进一步受到电迁移的限制。换句话说，由于微型封装的大小较小，互连凸块与引线框架之间的接点处的功率及电流密度可能甚至更大。本文的互连凸块及方法解决以上限制中的至少一些。在一个布置中，本文的互连凸块在裸片端上具有较窄第一端(例如，较小直径)，并且在引线框架处具有较宽(例如，较大直径)。互连凸块减小裸片侧上凸块的大小，并增加大焊料或引线框架侧上的面积。主要参考图1到2B，呈现半导体封装100。半导体封装100包含引线框架102、半导体裸片104(经单一化或仍是半导体晶片的一部分)以及将半导体裸片104电耦合到引线框架102的多个互连凸块106或凸块。在图1中已去除裸片104及模塑料114的一部分以更好地展示凸块106。在一些方面，引线框架102由金属形成。多个凸块106包含连接到半导体裸片104的第一端108或裸片端，以及连接到引线框架102的相对第二端110或引线框架端。凸块106在一个端处耦合到多个任何事物上的铜(COA)元件105。尽管可存在一些其它凸块，但多个凸块106具有成角度的形状，使得多个凸块106的第二端110大于多个凸块106的第一端108。凸块106不是圆柱体部件。因而，在第一端108处的横向横截面或端小于在第二端112处的横向横截面或端。使多个凸块106成形以允许多个凸块106的第二端110大于多个凸块106的第一端108允许第二端110利用引线框架102上可用的较大端表面积，同时将第一端108保持足够小以配合在半导体裸片104上。增加多个凸块106的第二端110的大小可帮助减小在多个凸块106的第二端110与引线框架102之间流动的电流及功率密度。下文将更详细论述多个凸块106的方面。半导体封装100进一步包含安置在多个凸块106与引线框架102之间的焊料材料112，例如SnAg。焊料材料112用于将多个凸块106的第二端110附接到引线框架102。在一些方面，焊料材料112可由锡-银(SnAg)合金形成。可使用其它类型的焊料。在一些方面，焊料材料112可具有在大约20到30μm之间的高度H1(图2B)。在多个凸块106的第二端110与焊料材料116之间形成焊料凸块界面126。在某些例子中，焊料凸块界面126遭受电迁移问题，其包含空洞传播。增大的电流密度可能会导致焊料凸块界面126击穿，这可能产生可靠性问题并阻止将某些类型的有源电路放置在邻近于多个凸块106的半导体裸片104中。通本文档来自技高网...

【技术保护点】
1.一种半导体封装，其包括：/n引线框架；/n半导体裸片，其经由多个凸块安装到所述引线框架；且/n其中所述多个凸块中的每一者包括：/n第一端，其连接到所述半导体裸片，所述第一端具有端表面积A1，及/n相对第二端，其连接到所述引线框架，所述第二端具有端表面积A2，其中所述第一端的所述端表面积A1小于所述第二端的所述端表面积A2。/n

【技术特征摘要】
【国外来华专利技术】20171005 US 62/568,330;20171005 US 62/568,331;20171.一种半导体封装，其包括：
引线框架；
半导体裸片，其经由多个凸块安装到所述引线框架；且
其中所述多个凸块中的每一者包括：
第一端，其连接到所述半导体裸片，所述第一端具有端表面积A1，及
相对第二端，其连接到所述引线框架，所述第二端具有端表面积A2，其中所述第一端的所述端表面积A1小于所述第二端的所述端表面积A2。


2.根据权利要求1所述的封装，其中所述第二端的所述端表面积A2比所述第一端的所述端表面积A1大至少10％。


3.根据权利要求1所述的封装，其中所述第二端的所述表面积A2是所述第一端的所述表面积A1的至少两倍。


4.根据权利要求1所述的封装，其中所述多个凸块中的每一者经成形为截头圆锥体，其中所述截头圆锥体的大端界定A2，并且所述截头圆锥体的窄端界定A1。


5.根据权利要求1所述的封装，其中针对所述多个凸块中的每一者，正交于从所述第一端到所述第二端的线截取的横截面是椭圆形或圆形。


6.根据权利要求1所述的封装，其中所述引线框架是金属的，且其中所述多个凸块由铜构成。


7.根据权利要求1所述的封装，其进一步包括与所述多个凸块中的每一者相关联的焊料材料，且其中所述焊料材料安置在所述凸块的所述第二端与所述引线框架之间，以将所述凸块的所述第二端附接到所述引线框架。


8.根据权利要求1所述的封装，其进一步包括模塑料，所述模塑料至少部分地覆盖所述引线框架、所述半导体裸片及所述多个凸块。


9.一种半导体封装，其包括：
引线框架；
半导体裸片，其安装到所述引线框架；及
多个凸块，其电连接所述半导体裸片及所述引线框架，所述凸块具有从第一端延伸到相对第二端的纵向长度，其中所述第一端连接到所述半导体裸片，且所述第二端连接到所述引线框架，且其中所述第一端具有正交于所述纵向长度的横向宽度W1，其小于所述第二端的横向宽度W2。


10.根据权利要求9所述的封装，其中所述多个凸块中的每一者在所述第一端与所述第二端之间呈锥形。


11.根据权利要求9所述的封装，其中所述第一端具有端表面积A1，其中所述第二端具有端表面积A2，且其中所述端表面积A1是所述端表面积A2的大小的至少一半。


12.根据权利要求9所述的封装，其中针对所述多个凸块中的每一者，正交于从所述第一端到所述第二端的线截取的横截面是椭圆形或圆形。


13.根据权利要求9所述的封装，其进一步包括电连接所述半导体裸片及所述引线框架的多个信号凸块，所述...

【专利技术属性】
技术研发人员：斯里尼瓦萨恩·K·科杜里，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国;US