一种半导体器件的制备方法技术

本发明专利技术公开了一种半导体器件的制备方法，包括以下步骤：硅衬底上形成材料层；在硅衬底上形成若干第一鳍部，以及位于若干第一鳍部上的若干鳍状结构；在硅衬底上形成凹口结构；在凹口结构上形成隔离物，以将第一鳍部和硅衬底隔离；在若干第一鳍部和鳍状结构上形成牺牲栅，以及牺牲栅两侧的第一侧墙；在第一侧墙两侧的鳍状结构，或，鳍状结构和第一鳍部上刻蚀并生长源漏外延层，形成源/漏区；进行替代栅处理，形成半导体器件；在形成第一鳍部和鳍状结构以后，在硅衬底上形成了凹口结构，并且，在凹口结构内形成有隔离物，能够将由Ge等高迁移率材料制备的鳍状结构，与硅衬底进行隔离；可以在保持高性能的条件下降低漏电流，改善器件特性。

A preparation method of semiconductor device

【技术实现步骤摘要】
一种半导体器件的制备方法
本专利技术涉及半导体
，具体涉及一种半导体器件的制备方法。
技术介绍
随着器件特征尺寸进入到5纳米技术节点，小尺度量子效应造成迁移率退化，以及器件不断微缩带来的应变工程出现饱和效应，使得器件的性能随着器件尺寸的微缩，而逐步退化；SiGe或Ge高迁移率沟道材料因具有更高的载流子迁移率，成为了新型三维器件研究的热点。但是，由于Ge等高迁移率材料的禁带宽度较小，存在比硅基沟道更严重的漏电问题，从而降低了器件性能。
技术实现思路
为了克服现有技术中由Ge等高迁移率沟道材料制备的器件存在严重漏电的技术问题，本专利技术提供一种半导体器件的制备方法。本专利技术所述的半导体器件制备方法，包括以下步骤：提供硅衬底，并在硅衬底上形成材料层；沿第一方向，在硅衬底上形成若干第一鳍部，以及位于若干第一鳍部上的若干鳍状结构；在硅衬底上形成凹口结构；在凹口结构上形成隔离物，以将第一鳍部和硅衬底隔离；沿第二方向，在若干第一鳍部和鳍状结构上形成牺牲栅，以及牺牲栅两侧的第一侧墙；在第一侧墙两侧的鳍状结构，或，鳍状结构和第一鳍部上刻蚀并生长源漏外延层，形成源/漏区；进行替代栅处理，形成半导体器件。优选地，在硅衬底上形成材料层前，在硅衬底上形成应变缓冲层，其中，应变缓冲层为Si1-xGex，0.1≤x≤0.75，层厚为0.5至3.5μm。优选地，硅衬底上形成材料层后，并在形成第一鳍部和鳍状结构前，在材料层上形成硅层；其中，硅层的层厚为0至10nm。优选地，在硅衬底上形成凹口结构的步骤包括：对若干第一鳍部和鳍状结构进行O2等离子体钝化处理；采用偏各向同性刻蚀工艺，在硅衬底上形成凹口结构。优选地，在硅衬底上形成凹口结构的步骤包括：在若干第一鳍部和鳍状结构沿第一方向和第二方向的侧壁上形成第二侧墙；采用偏各向同性刻蚀工艺，在硅衬底上形成凹口结构。优选地，在硅衬底上形成凹口结构后，并在凹口结构上形成隔离物前，在硅衬底上形成第二鳍部。优选地，在凹口结构上形成隔离物的步骤包括：在O2基气氛中，对第一鳍部、鳍状结构、凹口结构和第二鳍部进行氧化处理；循环上述操作若干次，在凹口结构上形成隔离物，以将第一鳍部和硅衬底隔离。优选地，氧化处理的氧化温度为600至900℃，氧化时间为30至60s，循环次数为1至5次。优选地，进行替代栅处理的步骤包括：在已形成的结构上沉积氧化介质层，并对氧化介质层进行平坦化处理；去除牺牲栅；在栅极区域内，依次形成栅极介质层和栅极。优选地，进行替代栅处理的步骤包括：在已形成的结构上沉积氧化介质层，并对氧化介质层进行平坦化处理；去除牺牲栅；并去除栅极区域内的所述第一鳍部，形成沟道区；在沟道区上依次形成栅极介质层和栅极。优选地，材料层为Si1-yGey，材料层的层厚为8至35nm；其中，0≤y≤1。综上所述，本专利技术提供的半导体器件的制备方法，在形成第一鳍部和鳍状结构以后，在硅衬底上形成了凹口结构，并且，凹口结构内形成有隔离物，隔离物能够将由Ge等高迁移率材料制备的鳍状结构，与硅衬底进行隔离；可以在保持高性能的条件下降低漏电流，从而改善器件特性。附图说明图1是本专利技术涉及的半导体器件的制备方法流程图；图2至图32是本专利技术涉及的半导体器件的制备方法每一步骤对应的结构图。其中，1为硅衬底，2为材料层，3为第一鳍部，4为鳍状结构，5为凹口结构，6为隔离物，7为第一侧墙，8为应变缓冲层，9为硅层，10为第二侧墙，11为第二鳍部，12为硅刻蚀结构，13为浅槽隔离，14为沟道区，15为栅极介质层，16为栅极。具体实施方式下面结合附图说明根据本专利技术的具体实施方式。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是，本专利技术还可以采用其他不同于在此描述的其他方式来实施，因此，本专利技术并不限于下面公开的具体实施例的限制。随着器件特征尺寸进入到5纳米技术节点，小尺度量子效应造成迁移率退化，以及器件不断微缩带来的应变工程出现饱和效应，使得器件的性能随着器件尺寸的微缩，而逐步退化；SiGe或Ge高迁移率沟道材料因具有更高的载流子迁移率，成为了新型三维器件研究的热点。但是，由于Ge等高迁移率材料的禁带宽度较小，存在比硅基沟道更严重的漏电问题，从而降低了器件性能。为了克服现有技术中由Ge等高迁移率沟道材料制备的器件存在严重漏电的技术问题，本专利技术提供一种半导体器件的制备方法；其中，在硅衬底上外延生长具有高迁移率特点的材料层，并形成鳍状结构后，通过在硅衬底上方，且在Ge等高迁移率沟道下方的凹口结构内，形成有隔离物，将二者进行隔离，可以在保持高性能的条件下降低漏电流，从而改善器件特性。本专利技术所述的半导体器件的制备方法，如图1所示，包括以下步骤：S1、如图2所示，提供硅衬底1，并在硅衬底1上形成材料层2；本步骤中，可以采用减压外延或分子束外延工艺，先在硅衬底1上外延生长一层材料层2。具体地，材料层2为Si1-yGey，材料层2的层厚为8至35nm，其中，0≤y≤1；优选地，材料层2为Si1-yGey时，其优选层厚为10至20nm；优选的y值范围为：0.2≤y≤0.75。在其他可选实施例中，如图3所示，在硅衬底1上形成材料层2前，可以通过外延生长的方法先形成应变缓冲层8，即在硅衬底1上依次形成应变缓冲层8和材料层2，相比于在硅衬底1上直接形成材料层2的方式，应变缓冲层8的存在可以为沟道区14提供应力。具体地，应变缓冲层8为Si1-xGex，0.1≤x≤0.75，层厚为0.5至3.5μm；同时，为方便后续操作，在应变缓冲层8外延生长后，采用化学机械抛光等工艺对其进行平坦化，改善其表面的粗糙度。示例地，应变缓冲层8中Ge的浓度可以为均匀分布，还可以是越远离硅衬底1，Ge的浓度越高。优选地，Ge的厚度每增加1μm，应变缓冲层8中Ge的浓度增加10%。在其他可选实施例中，硅衬底1上形成材料层2后，并在形成第一鳍部3和鳍状结构4前，可以在材料层2上形成硅层9，即如图4所示，在硅衬底1上依次形成材料层2和硅层9；或者，如图5所示，在硅衬底1上依次形成应变缓冲层8、材料层2和硅层9。具体地，形成后的硅层9的层厚为0至10nm。采用上述技术方案，相比于如图2示出的仅在硅衬底1上形成材料层2，以及如图3示出的仅在硅衬底1上依次形成应变缓冲层8和材料层2的方式；硅层9的存在可以保护沟道区域在后续制备过程中，不受刻蚀、清洗等工艺的影响，以及可以在后续进行替代栅处理过程中，便于栅极结构的制备。S2、沿第一方向，在硅衬底1上形成若干第一鳍部3，以及位于若干第一鳍部3上的若干鳍状结构4；本步骤中，若未在硅衬底1上形成应变缓冲层8，同时，如图6所示，未在材料层2本文档来自技高网...

【技术保护点】
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：/n提供硅衬底，并在所述硅衬底上形成材料层；/n沿第一方向，在所述硅衬底上形成若干第一鳍部，以及位于若干所述第一鳍部上的若干鳍状结构；/n在所述硅衬底上形成凹口结构；/n在所述凹口结构上形成隔离物，以将所述第一鳍部和所述硅衬底隔离；/n沿第二方向，在若干所述第一鳍部和鳍状结构上形成牺牲栅，以及所述牺牲栅两侧的第一侧墙；/n在所述第一侧墙两侧的鳍状结构，或，所述鳍状结构和第一鳍部上刻蚀并生长源漏外延层，形成源/漏区；/n进行替代栅处理，形成半导体器件。/n

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供硅衬底，并在所述硅衬底上形成材料层；
沿第一方向，在所述硅衬底上形成若干第一鳍部，以及位于若干所述第一鳍部上的若干鳍状结构；
在所述硅衬底上形成凹口结构；
在所述凹口结构上形成隔离物，以将所述第一鳍部和所述硅衬底隔离；
沿第二方向，在若干所述第一鳍部和鳍状结构上形成牺牲栅，以及所述牺牲栅两侧的第一侧墙；
在所述第一侧墙两侧的鳍状结构，或，所述鳍状结构和第一鳍部上刻蚀并生长源漏外延层，形成源/漏区；
进行替代栅处理，形成半导体器件。


2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述硅衬底上形成所述材料层前，在所述硅衬底上形成应变缓冲层，其中，所述应变缓冲层为Si1-xGex，0.1≤x≤0.75，层厚为0.5至3.5μm。


3.根据权利要求1或2所述的半导体器件的制备方法，其特征在于，所述硅衬底上形成所述材料层后，并在形成所述第一鳍部和鳍状结构前，在所述材料层上形成硅层；其中，所述硅层的层厚为0至10nm。


4.根据权利要求1至3中任意一项所述的半导体器件的制备方法，其特征在于，在所述硅衬底上形成所述凹口结构的步骤包括：
对若干所述第一鳍部和鳍状结构进行O2等离子体钝化处理；
采用偏各向同性刻蚀工艺，在所述硅衬底上形成所述凹口结构。


5.根据权利要求1至3中任意一项所述的半导体器件的制备方法，其特征在于，在所述硅衬底上形成所述凹口结构的步骤包括：
在若干所述第一鳍部和鳍状结构沿第一方向和第二方向的侧壁上形成第二侧墙；
采用...

【专利技术属性】
技术研发人员：李永亮，程晓红，张青竹，殷华湘，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11