功率器件及其制造方法技术

本发明专利技术提供了一种功率器件及其制造方法，所述功率器件包括衬底、形成在所述衬底上的绝缘介质层和埋置在绝缘介质层中的浮空场板，所述衬底具有至少一个沟槽，所述沟槽中形成有栅极结构，所述沟槽外围的衬底中形成有体区，所述体区的表层中形成有导电类型与体区相反的掺杂区，所述浮空场板至少覆盖所述沟槽和所述掺杂区之间的部分交界界面，并与掺杂区和栅极结构均绝缘隔离，由此，通过浮空场板能够减少沟槽顶部的尖端电场的积聚效应，优化掺杂区的电场分布，达到提高器件耐压的目的。

Power devices and manufacturing methods

【技术实现步骤摘要】
功率器件及其制造方法
本专利技术涉及集成电路制造
，特别涉及一种功率器件及其制造方法。
技术介绍
功率MOSFET（Metal-Oxide-SemiconductorField-EffectTransistor，金属氧化物半导体场效应晶体管）由于驱动电路简单、驱动功率小、开关速度快以及工作频率高等优点，成为中低压同步整流电源的重要元器件。目前中低压MOSFET大部分使用沟槽型MOSFET结构，该沟槽型MOSFET结构相对于平面MOSFET，同等耐压(BV)下，单位面积内的导通电阻(Rdson)也更小。该沟槽型MOSFET结构如图1所示，其包括衬底100、形成在衬底100上的外延层101、形成在外延层101的沟槽的内壁上的栅氧层102、填充在在外延层101的沟槽中的栅极103、形成在外延层101的相邻沟槽之间的体区104、形成在体区104上方的外延层101中的源区105、形成在外延层101表面上的绝缘介质层106、形成在绝缘介质层106中的接触孔的内壁上的粘合层107、填充在所述接触孔中的钨插塞108、形成在绝缘介质层106表面上的外接金属层109，外接金属层109通过钨插塞108与源区105电性连接。根据器件特性和工艺特点，沟槽型MOSFET在三个位置的电场强度非常高，分别是沟槽底部(即栅极103的底部)、体区104与外延层101交接处以及源区105的表面。通过工艺优化电场分布，能够降低电场强度，进而提高器件的耐压(BV)。目前沟槽底部的电场分布通常通过做更圆的沟槽底部来优化，体区104与外延层101交接处的电场分布通常通过做浅结来优化，源区105表面的电场分布通常通过沟槽顶部尖角圆滑工艺减少尖端电场积聚效应来优化。但是上述的优化电场分布的方案，仍然不能满足器件耐压进一步提高的需求。此外，具有沟槽型栅极的IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)等功率器件中也存在上述问题。
技术实现思路
本专利技术的目的在于提供一种功率器件及其制造方法，以优化栅极沟槽顶部外围的掺杂区表面的电场分布，进而提高器件耐压。为解决上述技术问题，本专利技术提供一种功率器件，包括：衬底，具有至少一个沟槽，所述沟槽中形成有栅极结构，所述沟槽顶部外围的衬底中形成有体区，所述体区的表层中形成有掺杂区，且所述掺杂区的导电类型与所述体区相反；绝缘介质层，形成在所述衬底上；浮空场板，埋置在所述绝缘介质层中并至少覆盖所述沟槽和所述掺杂区之间的部分交界界面，还分别与所述栅极结构以及所述掺杂区通过所述绝缘介质层隔离。可选地，所述浮空场板对所述沟槽全面覆盖；和/或，所述浮空场板对所述掺杂区全面覆盖。可选地，所述浮空场板的材料包括掺杂的半导体、金属硅化物和金属中的至少一种。可选地，所述沟槽的底部和/或所述沟槽的顶部被圆角化。可选地，所述栅极结构具有上栅极和下栅极，所述下栅极填充在所述沟槽的下部，所述上栅极填充在所述沟槽的上部，且所述上栅极和所述下栅极之间通过栅隔离层绝缘隔离开。可选地，所述的功率器件还包括：导电插塞，贯穿所述绝缘介质层、掺杂区且底部伸入到所述掺杂区下方的部分厚度的体区中，以与所述掺杂区和所述体区电性连接；外接金属层，形成在所述绝缘介质层上，并与所述导电插塞电性连接。本专利技术还提供一种功率器件的制造方法，包括：提供一衬底，所述衬底具有至少一个沟槽，所述沟槽中形成有栅极结构，所述沟槽顶部外围的衬底中形成有体区，所述体区的表层中形成有掺杂区，且所述掺杂区的导电类型与所述体区相反；在所述衬底上覆盖第一层间介质层，所述第一层间介质层将所述掺杂区和所述沟槽均掩埋在内；形成暴露出部分所述第一层间介质层的表面的浮空场板，所述浮空场板至少覆盖所述沟槽和所述掺杂区之间的部分交界界面；在所述第一层间介质层和所述浮空场板上覆盖第二层间介质层。可选地，所述第一层间介质层的材质包括二氧化硅或氮化硅，所述第二层间介质层的材质包括氮氧化硅、硼硅玻璃、磷硅玻璃、氟硅玻璃、硼磷硅玻璃、硼磷氟硅玻璃中的至少一种。可选地，形成所述浮空场板的步骤包括：在所述第一层间介质层上沉积场板层，并通过对所述场板层进行光刻和刻蚀，以形成所述浮空场板；或者，形成所述浮空场板的步骤包括：刻蚀部分厚度的所述第一层间介质层，以形成浅开口，并通过在所述浅开口中填充场板层，并平坦化所述场板层的顶面至所述第一层间介质层的顶面，以形成所述浮空场板；或者，形成所述浮空场板的步骤包括：所述第一层间介质层上形成图案化的光刻胶层，并在所述光刻胶层上沉积场板层，之后将所述光刻胶层及其上方的多余场板层一并剥离，以形成浮空场板。可选地，在所述第一层间介质层和所述浮空场板上覆盖所述第二层间介质层之后，还包括：刻蚀所述第二层间介质层、所述第一层间介质层、所述掺杂区和部分厚度的所述体区，以形成接触孔；在所述接触孔中填充导电插塞并在在所述第二层间介质层形成外接金属层，所述导电插塞与所述掺杂区和所述体区电性连接，所述外接金属层与所述导电插塞电性连接。与现有技术相比，本专利技术的技术方案具有以下有益效果：在沟槽（即栅极沟槽）顶部外围的掺杂区上方的绝缘介质层中增加浮空场板，所述浮空场板至少覆盖所述沟槽和所述掺杂区之间的部分交界界面，且至少与掺杂区和栅极结构均绝缘隔离，由此，通过浮空场板能够减少沟槽顶部的尖端电场的积聚效应，优化掺杂区的电场分布，达到提高器件耐压的目的。附图说明图1是现有的一种沟槽型MOSFET器件的剖面结构示意图；图2至图4是本专利技术具体实施例的功率器件的剖面结构示意图；图5是本专利技术具体实施例的功率器件的制造方法流程图；图6至图10是本专利技术一实施例的功率器件的制造方法中的器件剖面结构示意图；图11至图14是本专利技术另一实施例的功率器件的制造方法中的器件剖面结构示意图；图15至图18是本专利技术又一实施例的功率器件的制造方法中的器件剖面结构示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的技术方案作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图2，本专利技术一实施例提供一种功率器件，包括衬底、绝缘介质层206、导电插塞208、外接金属层209以及浮空场板210。所述衬底包括基底200和外延层201，所述外延层201中形成有栅极结构、体区204和掺杂区205。其中，基底可以是本领域技术人员熟知的任意合适的半导体材料，例如硅、锗或者锗硅等，外延层201为形成在基底200上的半导体层，其厚度大于基底200的厚度，且外延层201和基底200的导电类型相同，例如均为N型半导体层。外延层201中形成有至少一个沟槽（即栅极沟槽，未在图中标记），沟槽的深度小于外延层201的厚度。栅极本文档来自技高网...

【技术保护点】
1.一种功率器件，其特征在于，包括：/n衬底，具有至少一个沟槽，所述沟槽中形成有栅极结构，所述沟槽顶部外围的衬底中形成有体区，所述体区的表层中形成有掺杂区，且所述掺杂区的导电类型与所述体区相反；/n绝缘介质层，形成在所述衬底上；/n浮空场板，埋置在所述绝缘介质层中并至少覆盖所述沟槽和所述掺杂区之间的部分交界界面，还分别与所述栅极结构以及所述掺杂区通过所述绝缘介质层隔离。/n

【技术特征摘要】
1.一种功率器件，其特征在于，包括：
衬底，具有至少一个沟槽，所述沟槽中形成有栅极结构，所述沟槽顶部外围的衬底中形成有体区，所述体区的表层中形成有掺杂区，且所述掺杂区的导电类型与所述体区相反；
绝缘介质层，形成在所述衬底上；
浮空场板，埋置在所述绝缘介质层中并至少覆盖所述沟槽和所述掺杂区之间的部分交界界面，还分别与所述栅极结构以及所述掺杂区通过所述绝缘介质层隔离。


2.如权利要求1所述的功率器件，其特征在于，所述浮空场板对所述沟槽全面覆盖；和/或，所述浮空场板对所述掺杂区全面覆盖。


3.如权利要求1所述的功率器件，其特征在于，所述浮空场板的材料包括掺杂的半导体、金属硅化物和金属中的至少一种。


4.如权利要求1所述的功率器件，其特征在于，所述沟槽的底部和/或所述沟槽的顶部被圆角化。


5.如权利要求1所述的功率器件，其特征在于，所述栅极结构具有上栅极和下栅极，所述下栅极填充在所述沟槽的下部，所述上栅极填充在所述沟槽的上部，且所述上栅极和所述下栅极之间通过栅隔离层绝缘隔离开。


6.如权利要求1所述的功率器件，其特征在于，还包括：
导电插塞，贯穿所述绝缘介质层、掺杂区且底部伸入到所述掺杂区下方的部分厚度的体区中，以与所述掺杂区和所述体区电性连接；
外接金属层，形成在所述绝缘介质层上，并与所述导电插塞电性连接。


7.一种权利要求1~6中任一项所述的功率器件的制造方法，其特征在于，包括：
提供一衬底，所述衬底具有至少一个沟槽，所述沟槽中形成有栅极结构，所述沟槽顶部外围的衬底中形成有体区，所述体区的表层中形成有掺...

【专利技术属性】
技术研发人员：王东，丛茂杰，
申请(专利权)人：中芯集成电路制造绍兴有限公司，
类型：发明
国别省市：浙江;33