屏蔽栅功率器件的版图结构制造技术

本实用新型专利技术提供一种屏蔽栅功率器件的版图结构，包括元胞区，所述元胞区包括交错设置的第一沟槽和第二沟槽，所述第一沟槽和第二沟槽从横向和纵向两个方向起到屏蔽作用，使导通电阻下降，增强了屏蔽效果，提高了器件的高压耐压能力。进一步的，本实用新型专利技术采用交错设置的第一沟槽和第二沟槽的设计，在屏蔽栅功率器件的版图结构中形成封闭式的终端区布局，节省了终端面积，进一步提高BV耐压和降低导通电阻。另外，本实用新型专利技术中栅电极电位从元胞区的两侧的栅极区引出，这样布局可以使有源区得到充分的利用，提高有源区的利用率。

【技术实现步骤摘要】
屏蔽栅功率器件的版图结构
本技术涉及半导体集成电路制造领域，特别涉及一种屏蔽栅功率器件的版图结构。
技术介绍
目前，随着半导体集成电路的不断发展，屏蔽栅(ShieldGateTrench，SGT)功率器件已成为一种用途广泛的功率器件。SGT功率器件作为中低压的金属氧化物半导体场效应管(MetalOxideSemiconductorFieldEfficientTransistor，MOSFET)中的一种新型器件结构可以将传统的沟槽型MOSFET的比导通电阻降为原来的二分之一甚至是五分之一。传统的沟槽型MOSFET主要是为了增加平面器件的沟槽密度以提高器件的电流处理能力，SGTMOSFET作为一种改进的沟槽MOSFET结构不但能够降低沟槽密度还能进一步降低漂移区电阻。传统的条形屏蔽栅MOSFET结构采用在沟槽内引入了两个垂直的多晶场版，这不仅使得器件在漂移层内引入了两个新的电场峰值，增大了器件的击穿电压(BV)，而且使得器件垂直漏场板周围形成了一层浓度更大的积累层，降低了导通电阻。由于这种器件纵向栅、漏场板之间存在的垂直场板，使得影响器件开关速度的栅漏电容值部分转化为器件的栅源电容以及漏源电容，从而使N型区在高掺杂浓度下实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET导通电阻的理论极限。对于屏蔽栅MOSFET结，耐压主要由深槽结构的下面的栅极结构的厚氧柱来承担，为了降低导通电阻，往往采用浓度很高的漂移层衬底，所以对器件的雪崩电流能力设计要求很高。因此，这种带有屏蔽栅结构的MOSFET，需要具备高压耐压能力。然而现有的SGT功率器件的版图设计都是采用的是条形沟槽布局设计，这种条形沟槽的设计只能在沿沟槽的方向提供屏蔽效果(横向或者纵向)，屏蔽效果有限，抗高压耐压能力低。故需要提供一种SGT功率器件的版图设计方案来继续优化屏蔽效果，使导通电阻下降，增强屏蔽效果，提高高压耐压能力。
技术实现思路
本技术的目的在于提供一种屏蔽栅功率器件的版图结构，以增强了屏蔽效果，提高了器件的高压耐压能力。本技术提供一种屏蔽栅功率器件的版图结构，包括：元胞区，所述元胞区包括交错设置的第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽内均形成有栅电极和屏蔽栅电极，所述栅电极位于所述屏蔽栅电极的上方，且所述栅电极位于所述屏蔽栅电极通过介质层彼此绝缘。可选的，所述第一沟槽和所述第二沟槽垂直设置，且所述第一沟槽和所述第二沟槽的宽度相等。可选的，所述元胞区呈“凹”字型。可选的，还包括栅极区，所述栅极区呈倒“山”字型半包围所述元胞区。可选的，还包括栅极金属层，位于所述栅极区上并连接所述栅电极。可选的，所述栅极金属层上设置有栅极接触孔，以用于接入栅电极电位，所述栅极接触孔位于与所述倒“山”字型两侧的竖直臂上。可选的，还包括隔离区，位于所述元胞区的外围且环绕所述栅极区设置，以隔离所述元胞区和所述栅极区。可选的，还包括阱区和源极区，所述阱区和所述源极区形成在所述第一沟槽和所述第二沟槽的侧边的衬底中以用于在所述元胞区中形成屏蔽栅场效应晶体管。可选的，还包括源极金属层，位于所述源极区的上方，且与所述源极区连接。可选的，所述源极多晶层上设置有源极接触孔，用于接出源极电位，所述源极接触孔位于与所述“凹”字型的凹型开口的下方区域。综上所述，本技术提供一种屏蔽栅功率器件的版图结构中，包括元胞区，所述元胞区包括交错设置的第一沟槽和第二沟槽，所述第一沟槽和第二沟槽从横向和纵向两个方向起到屏蔽作用，使导通电阻下降，增强了屏蔽效果，提高了器件的高压耐压能力。进一步的，本技术采用交错设置的第一沟槽和第二沟槽的设计，在屏蔽栅功率器件的版图结构中形成封闭式的终端区布局，节省了终端面积，进一步提高BV耐压和降低导通电阻。进一步的，本技术中栅电极电位从元胞区的两侧的栅极区引出，这样布局可以使有源区得到充分的利用，提高有源区的利用率。附图说明图1为本技术提供的一种屏蔽栅功率器件的版图结构；图2为图1中虚线区域的放大图；图3为图2沿AA′方向的剖面示意图；其中，附图标记为：1-栅极金属层；2-隔离层；3-源极金属层；4-沟槽结构；5-Gatebus；6-源极多晶；10-元胞区；11-终端区；12-栅极区；13-隔离区；14-源极区；15-阱区；16-衬底；17-接触通孔；41-第一沟槽；42-第二沟槽；51-栅电极；52-屏蔽栅电极；53-介质层。具体实施方式以下结合附图和具体实施例对本技术的屏蔽栅功率器件的版图结构作进一步详细说明。根据下面的说明和附图，本技术的优点和特征将更清楚，然而，需说明的是，本技术技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。在说明书中的术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本技术实施例能够以不同于本文所述的或所示的其他顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。图1为本实施例提供的一种屏蔽栅功率器件的版图结构，图2为图1中虚线区域的放大图，图3为图2沿AA′方向的剖面示意图。参考图1、图2及图3所示，本实施例提供的屏蔽栅功率器件的版图结构，包括：元胞区10(也可以称为有源区)和终端区11，所述终端区11围绕所述元胞区10设置。所述元胞区10内形成有沟槽结构(Trench)4，所述沟槽结构4包括交错设置的第一沟槽41和第二沟槽42，所述第一沟槽41和所述第二沟槽42内均形成有栅电极51和屏蔽栅电极52，所述栅电极51位于所述屏蔽栅电极52的上方，且所述栅电极51位于所述屏蔽栅电极52通过介质层53彼此绝缘。本实施例中所述第一沟槽41和所述第二沟槽42呈一定角度交错设置，以提高了导通效率。优选的，所述第一沟槽41和所述第二沟槽42垂直设置，形成呈“井”状的沟槽结构4，例如，所述第一沟槽41为横向沟槽，所述第二沟槽42为纵向沟槽，交错设置的第一沟槽41和第二沟槽42将所述元胞区10划分成若干方形的元胞结构。其中，所述第一沟槽41和所述第二沟槽42的宽度可以相同，也可以不同。所述第一沟槽41和所述第二沟槽42交错设置后可以构成多种形式，并不限于上述实现方式。相比于现有的条形沟槽结构，本实施例提供的方形的沟槽结构4中的横向沟槽和纵向沟槽可以从两个方向形成屏本文档来自技高网...

【技术保护点】
1.一种屏蔽栅功率器件的版图结构，其特征在于，包括：元胞区，所述元胞区包括交错设置的第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽内均形成有栅电极和屏蔽栅电极，所述栅电极位于所述屏蔽栅电极的上方，且所述栅电极与所述屏蔽栅电极通过介质层彼此绝缘。/n

【技术特征摘要】
1.一种屏蔽栅功率器件的版图结构，其特征在于，包括：元胞区，所述元胞区包括交错设置的第一沟槽和第二沟槽，所述第一沟槽和所述第二沟槽内均形成有栅电极和屏蔽栅电极，所述栅电极位于所述屏蔽栅电极的上方，且所述栅电极与所述屏蔽栅电极通过介质层彼此绝缘。


2.根据权利要求1所述的屏蔽栅功率器件的版图结构，其特征在于，所述第一沟槽和所述第二沟槽垂直设置，且所述第一沟槽和所述第二沟槽的宽度相等。


3.根据权利要求1所述的屏蔽栅功率器件的版图结构，其特征在于，所述元胞区呈“凹”字型。


4.根据权利要求3所述的屏蔽栅功率器件的版图结构，其特征在于，还包括栅极区，所述栅极区呈倒“山”字型半包围所述元胞区。


5.根据权利要求4所述的屏蔽栅功率器件的版图结构，其特征在于，还包括栅极金属层，位于所述栅极区上并连接所述栅电极。


6.根据权利要求5所述的屏蔽栅功率器件的...

【专利技术属性】
技术研发人员：蒋平，徐承福，
申请(专利权)人：中芯集成电路制造绍兴有限公司，
类型：新型
国别省市：浙江;33