具有在镀覆导电层上的半导体裸片的半导体封装件制造技术

本公开涉及具有在镀覆导电层上的半导体裸片的半导体封装件。在各种实施例中，本公开提供了半导体封装件、设备以及方法。在一个实施例中，设备包括裸片焊盘、与裸片焊盘间隔开的引线、以及在裸片焊盘上的半导体裸片。半导体裸片具有第一表面以及与第一表面相对的第二表面。第二表面面对裸片焊盘。在半导体裸片、裸片焊盘以及引线上提供包封剂，并且包封剂具有与裸片焊盘和引线相对的第一表面、以及与第一表面相对的第二表面。包封剂的第二表面在裸片焊盘和邻近引线之间延伸。包封剂的第二表面与包封剂的第一表面以第一距离间隔开，并且裸片焊盘的暴露表面与包封剂的第一表面以比第一距离大的第二距离间隔开。

A semiconductor package with a semiconductor wafer on a plated conductive layer

【技术实现步骤摘要】
具有在镀覆导电层上的半导体裸片的半导体封装件
本公开的实施例总体上涉及具有裸片焊盘和引线的半导体封装件、以及形成半导体封装件的方法。
技术介绍
半导体封装件通常包括：一个或多个半导体电子组件，诸如包括一个或多个集成电路(IC)的半导体裸片；以及用于保护半导体裸片和其他内部电子组件的壳体。半导体封装件流行许多形式，包括球栅阵列(BGA)封装件、着陆部栅阵列(LGA)封装件以及四方平坦无引线(“QFN”)封装件。QFN封装件通常包括引线框架，该引线框架的裸片焊盘的背表面暴露在封装件的背侧上。引线也暴露在封装件的背侧上，并且与裸片焊盘间隔开并包围裸片焊盘。在封装件内，引线框架在中心位置支撑裸片，并且常常包括从裸片到引线的接线结合。在裸片、接线以及引线框架之上形成成型化合物或密封剂，以完成封装件。常规QFN封装件通常在厚度方面受到限制，因为这样的封装件的厚度至少部分地受到引线框架的厚度的限制。
技术实现思路
在各种实施例中，本公开提供了半导体封装件、设备以及方法，其中半导体裸片被定位在镀覆导电层上，并且相对于包封材料的下部外表面凹进。在一个实施例中，本公开提供了一种设备，其包括裸片焊盘、与裸片焊盘间隔开的引线、以及在裸片焊盘上的半导体裸片。半导体裸片具有第一表面以及与第一表面相对的第二表面。第二表面面对裸片焊盘。在裸片焊盘以及引线上提供包封剂，并且包封剂具有与裸片焊盘和引线相对的第一表面、以及与第一表面相对的第二表面。包封剂的第二表面在裸片焊盘和邻近引线之间延伸。裸片焊盘的暴露表面与包封剂的第一表面以第一距离间隔开，并且包封剂的第二表面与包封剂的第一表面以比第一距离小的第二距离间隔开。在另一个实施例中，本公开提供了一种方法，其包括：在基板的多个腔中的每个腔中形成镀覆导电层，多个腔包括第一腔以及与第一腔的外围侧向地间隔开的多个第二腔；将半导体裸片附接到第一腔中的镀覆导电层；在半导体裸片的有源表面与第二腔中的镀覆导电层之间形成接线结合；在半导体裸片、接线结合之上以及在多个腔中，形成包封层；以及通过去除基板并且暴露镀覆导电层，形成裸片焊盘和引线。在又一个实施例中，本公开提供了一种电子设备，其包括微处理器以及电耦合到微处理器的半导体封装件。半导体封装件包括裸片焊盘、与裸片焊盘侧向地间隔开的多个引线、以及在裸片焊盘上的半导体裸片。半导体裸片具有第一表面以及与第一表面相对的第二表面。第二表面面对裸片焊盘。在裸片焊盘和多个引线上提供包封剂，并且包封剂具有与裸片焊盘和多个引线相对的第一表面、以及与第一表面相对的第二表面。包封剂的第二表面在裸片焊盘与多个引线中的邻近引线之间延伸。裸片焊盘的暴露表面与包封剂的第一表面以第一距离间隔开，并且包封剂的第二表面与包封剂的第一表面以比第一距离小的第二距离间隔开。附图说明图1是根据本公开的一个或多个实施例的半导体封装件的横截面图。图2A至图2F是图示根据一个或多个实施例的制造(诸如图1所示的半导体封装件的)半导体封装件的方法的横截面图。图3是图示根据一个或多个实施例的制造半导体封装件的方法的流程图。图4是图示根据本公开的一个或多个实施例的包括半导体封装件的电子设备的框图。具体实施方式在下面的描述中阐述了某些具体细节，以便提供对公开的各种实施例的深入理解。但是，相关领域的技术人员将认识到，可以在没有这些具体细节中的一个或多个具体细节的情况下，或者使用其他方法、组件、材料等，来实践实施例。在其他实例中，未示出或详细描述与半导体裸片、引线框架以及半导体封装件相关联的众所周知的结构，以避免不必要地混淆本文所提供的各种实施例的描述。除非上下文另外要求，否则在整个说明书和所附权利要求中，词语“包括”及其诸如“包含”和“含有”的变体要以开放式的、包含性的含义来解释，即要被解释为“包括，但不限于”。此外，除非上下文另外明确指出，否则术语“第一”、“第二”以及类似的顺序指示符要被解释为是可互换的。在整个说明书中对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定的特征、结构或特性包括在至少一个实施例中。因此，在整个说明书中的各种地方中出现的短语“在一个实施例中”或“在实施例中”不一定全部指代相同的实施例。此外，在本公开的一个或多个实施例中，可以以任何合适的方式组合特定的特征、结构或特性。如在说明书和所附权利要求中所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个”和“该”包括复数个所指对象。还应该注意，除非上下文另外明确指出，否则术语“或”通常以其最广泛的含义使用，即意为“和/或”。本公开总体上涉及半导体封装件以及形成半导体封装件的方法，其中封装件的总厚度(或薄度)不受引线框架的厚度限制。更特别地，本公开提供了各种半导体封装件和方法，其中去除或省略引线框架，并且半导体裸片和接线结合附接至导电镀覆层，该导电镀覆层可以大幅地比引线框架更薄。图1是图示根据本公开的一个或多个实施例的半导体封装件10的横截面图。在一些实施例中，封装件10可以是QFN半导体封装件。在一些实施例中，如图1所示，封装件10可以是具有多排暴露的引线或引线焊盘的QFN多排(QFN-mr)封装件。封装件10包括裸片焊盘12和多个引线14，多个引线14在侧向方向(例如，如图1所示的水平方向)上与裸片焊盘12间隔开。封装件10可以包括围绕裸片焊盘12的引线14的阵列。半导体裸片16被定位在裸片焊盘12上。半导体裸片16可以是包括诸如集成电路的一个或多个电组件的任何半导体裸片。半导体裸片16由诸如硅的半导体材料制成，并且包括有源表面17，在该有源表面17中形成集成电路。集成电路可以是模拟或数字电路，模拟或数字电路被实现为形成在半导体裸片16内的、并且根据半导体裸片16的电设计和功能而电互连的有源设备、无源设备、导电层和介电层。在一些实施例中，半导体裸片16由粘合材料18固定到裸片焊盘12的内表面。粘合材料18可以是适合于将半导体裸片16机械耦合和/或电耦合到裸片焊盘12的任何材料，诸如导电胶、糊剂、胶带等。在一个或多个实施例中，粘合材料18可以是适合于将半导体裸片16附接到裸片焊盘12的裸片附接膜。如图1所示，半导体裸片16被固定到裸片焊盘12，其中半导体裸片16的有源表面17背对裸片焊盘12的内表面。导电接线20将半导体裸片16电耦合到引线14。例如，导电接线20可以将半导体裸片16的有源表面17上的相应的结合焊盘电耦合到相应的引线14，并且导电接线20可以在半导体裸片16的有源表面17和引线14的内表面之间延伸。包封材料22的层形成在半导体裸片16之上，并且覆盖半导体裸片16和导电接线20。包封材料22具有第一表面23(例如，如图1所示的上表面)和与第一表面23相对的第二表面25(例如，如图1所示的下表面)。第二表面25在裸片焊盘12和邻近裸片焊盘12的引线14之间延伸，并且第二表面25可以进一步在两个或更多相邻引线14之间延伸。第二表面25可以是暴露表面，本文档来自技高网...

【技术保护点】
1.一种设备，包括：/n裸片焊盘；/n引线，其与所述裸片焊盘间隔开；/n半导体裸片，其在所述裸片焊盘上，所述半导体裸片具有第一表面以及与所述第一表面相对的第二表面，所述第二表面面对所述裸片焊盘；/n包封剂，其在所述半导体裸片、所述裸片焊盘以及所述引线上，所述包封剂具有与所述裸片焊盘和所述引线相对的第一表面、以及与所述第一表面相对的第二表面，所述包封剂的所述第二表面在所述裸片焊盘与所述引线中的邻近所述裸片焊盘的一个引线之间延伸，/n其中所述包封剂的所述第二表面与所述包封剂的所述第一表面以第一距离间隔开，并且所述裸片焊盘的暴露表面与所述包封剂的所述第一表面以第二距离间隔开，所述第二距离大于所述第一距离。/n

【技术特征摘要】
20181212 US 62/778,629;20191206 US 16/706,4141.一种设备，包括：
裸片焊盘；
引线，其与所述裸片焊盘间隔开；
半导体裸片，其在所述裸片焊盘上，所述半导体裸片具有第一表面以及与所述第一表面相对的第二表面，所述第二表面面对所述裸片焊盘；
包封剂，其在所述半导体裸片、所述裸片焊盘以及所述引线上，所述包封剂具有与所述裸片焊盘和所述引线相对的第一表面、以及与所述第一表面相对的第二表面，所述包封剂的所述第二表面在所述裸片焊盘与所述引线中的邻近所述裸片焊盘的一个引线之间延伸，
其中所述包封剂的所述第二表面与所述包封剂的所述第一表面以第一距离间隔开，并且所述裸片焊盘的暴露表面与所述包封剂的所述第一表面以第二距离间隔开，所述第二距离大于所述第一距离。


2.根据权利要求1所述的设备，进一步包括电耦合在所述半导体裸片与所述引线之间的导电接线。


3.根据权利要求1所述的设备，其中所述裸片焊盘和所述引线包括镀覆导电层的相应部分。


4.根据权利要求3所述的设备，其中所述镀覆导电层具有小于40μm的厚度。


5.根据权利要求3所述的设备，其中所述镀覆导电层包括第一金属层、在所述第一金属层上的第二金属层、以及在所述第二金属层上的第三金属层，所述裸片焊盘被定位在所述第三金属层上。


6.根据权利要求5所述的设备，其中所述第一金属层包括金，所述第二金属层包括镍，并且所述第三金属层包括银。


7.根据权利要求6所述的设备，其中所述第一金属层具有小于0.5μm的厚度，所述第二金属层具有小于35μm的厚度，并且所述第三金属层具有小于5μm的厚度。


8.根据权利要求1所述的设备，其中所述引线的暴露表面与所述包封剂的所述第一表面以第三距离间隔开，所述第三距离大于所述第一距离。


9.根据权利要求8所述的设备，其中所述第三距离与所述第二距离基本上相同。


10.根据权利要求1所述的设备，其中所述裸片焊盘和所述引线的部分是圆形的。


11.根据权利要求1所述的设备，其中所述包封剂是环氧树脂成型化合物。


12.一种方法，包括：
在基板的多个腔中的每个腔中形成镀覆导电层，所述多个腔包括第一腔以及多个第二腔，所述多个第二腔与所述第一腔...

【专利技术属性】
技术研发人员：J·塔利多，
申请(专利权)人：意法半导体公司，
类型：发明
国别省市：菲律宾;PH