利用多个夹件结构的半导体封装及其制造方法技术

本发明专利技术公开了利用多个夹件结构的半导体封装及其制造方法，更具体地，半导体芯片的源极及漏极领域连接主夹件并且栅极领域连接副夹件而提高散热性能及电性连接性能，尺寸小于主夹件的副夹件能实现轻易结合。该半导体封装包括：导线架，由引脚与芯片座构成；半导体芯片，连结在芯片座的上部，上部由形成有源极或漏极端子的主领域和形成有栅极端子的副领域构成；主夹件，和半导体芯片的主领域及导线架的引脚连接；副夹件，和半导体芯片的副领域及导线架的引脚连接；封装主体，为保护半导体芯片而通过注塑予以包裹；在主夹件的一侧延伸出第一连接条，在副夹件的一侧延伸出第二连接条，第一连接条与第二连接条具有朝封装主体的外侧方向延伸而使得端部各自暴露的形态。

Semiconductor packaging and its manufacturing method with multi clamp structure

【技术实现步骤摘要】
利用多个夹件结构的半导体封装及其制造方法
本专利技术涉及一种利用多个夹件结构的半导体封装及其制造方法，更具体地，半导体芯片的源极(source)及漏极(drain)领域连接主夹件并且栅极(gate)领域连接副夹件而提高散热性能及电性连接性能，尺寸小于主夹件的副夹件能轻易结合。
技术介绍
半导体芯片封装通常包括半导体芯片、导线架(LeadFrame)及封装主体地构成，半导体芯片附接在导线架的芯片座上并且通过键合接线(B-W)电性连接到导线架的引脚。然而，人们为了让制造工艺相比于基于键合接线的半导体芯片封装单纯并且改善散热性能及电气特性而近来开发了不使用键合接线而以夹件结构(clipstructure)替代的技术。不仅如此，还要求在一个半导体封装的主体内部把2个以上的半导体芯片与夹件予以叠层以便提高半导体封装的容量。因此，本专利技术人所揭示的韩国专利第10-1906470号(叠层式夹件键合半导体封装)、韩国专利第10-1652423号(压爪夹件键合半导体封装)揭示了结合多个夹件的技术。上述现有技术由于半导体芯片的栅极领域具备本文档来自技高网...

【技术保护点】
1.一种利用多个夹件结构的半导体封装，其特征在于，/n包括：/n导线架，由引脚与芯片座构成；/n半导体芯片，连结在上述芯片座的上部，上部由形成有源极或漏极端子的主领域和形成有栅极端子的副领域构成；/n主夹件，和上述半导体芯片的主领域及导线架的引脚连接；/n副夹件，和上述半导体芯片的副领域及导线架的引脚连接；/n封装主体，为了保护上述半导体芯片而通过注塑予以包裹；/n在上述主夹件的一侧延伸出第一连接条，在副夹件的一侧延伸出第二连接条，上述第一连接条与第二连接条具有朝封装主体的外侧方向延伸而使得端部各自暴露的形态。/n

【技术特征摘要】
1.一种利用多个夹件结构的半导体封装，其特征在于，
包括：
导线架，由引脚与芯片座构成；
半导体芯片，连结在上述芯片座的上部，上部由形成有源极或漏极端子的主领域和形成有栅极端子的副领域构成；
主夹件，和上述半导体芯片的主领域及导线架的引脚连接；
副夹件，和上述半导体芯片的副领域及导线架的引脚连接；
封装主体，为了保护上述半导体芯片而通过注塑予以包裹；
在上述主夹件的一侧延伸出第一连接条，在副夹件的一侧延伸出第二连接条，上述第一连接条与第二连接条具有朝封装主体的外侧方向延伸而使得端部各自暴露的形态。


2.根据权利要求1所述的利用多个夹件结构的半导体封装，其特征在于，
上述主夹件及副夹件包括和上述半导体芯片的上表面连结的芯片接触部，和上述导线架的引脚连结的下端接合部，连接上述芯片接触部与下端接合部的连接部。


3.根据权利要求2所述的利用多个夹件结构的半导体封装，其特征在于，
上述主夹件及副夹件以下端接合部相对于连接部折弯的形态构成而使得形成于上述下端接合部末端部的一个角部面对引脚的表面，在上述下端接合部与连接部之间的折弯部分的外侧形成凹入形态的切口而防止回弹现象。


4.根据权利要求2所述的利用多个夹件结构的半导体封装...

【专利技术属性】
技术研发人员：崔伦华，崔淳性，
申请(专利权)人：杰米捷韩国株式会社，
类型：发明
国别省市：韩国;KR