层叠半导体器件及其测试方法技术

本发明专利技术公开了一种层叠半导体器件及其测试方法。层叠半导体器件包括：沿垂直方向层叠的多个半导体芯片，其中，每个所述半导体芯片包括：多个第一穿通电极；与所述第一穿通电极相邻定位的多个第二穿通电极；第一电压驱动电路，其适用于基于第一驱动控制信号来为所述第一穿通电极提供测试电压或接地电压；第二电压驱动电路，其适用于基于第二驱动控制信号来为所述第二穿通电极提供所述测试电压或所述接地电压；以及故障检测电路，其适用于基于经由所述第一穿通电极接收的多个第一检测信号和经由所述第二穿通电极接收的多个第二检测信号来产生故障信号。

Stacked semiconductor devices and their test methods

【技术实现步骤摘要】
层叠半导体器件及其测试方法相关申请的交叉引用本申请要求于2018年11月15日提交的申请号为10-2018-0140555的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的示例性实施例涉及半导体设计技术，并且更具体地，涉及用于测试层叠半导体器件的方法。
技术介绍
随着半导体技术显著进步，也要求用于半导体集成器件的封装技术具有高集成度和高性能。因此，研究人员和业界正在开发与三维结构而不是二维结构相关的各种技术，在三维结构中多个半导体芯片垂直地层叠，在二维结构中，包括形成在其上的集成电路的半导体芯片通过使用线或凸块而水平地布置在印刷电路板(PCB)上。这种三维结构可以以层叠半导体器件的形式来实现，在所述层叠半导体器件中多个半导体芯片被垂直地层叠。沿垂直方向安装的半导体芯片可以通过穿通硅通孔(TSV)(或穿通电极)彼此电连接，并且被安装在用于半导体封装体的基板上。另外，穿通电极中可能会出现各种缺陷。这样的缺陷可能包括空隙、凸块接触故障、和穿通电极本身的破裂。空隙可能是由于穿通电极未被导电材料完全填充而出本文档来自技高网...

【技术保护点】
1.一种层叠半导体器件，包括：/n沿垂直方向层叠的多个半导体芯片，/n其中，每个所述半导体芯片包括：/n多个第一穿通电极；/n与所述第一穿通电极相邻定位的多个第二穿通电极；/n第一电压驱动电路，其适用于基于第一驱动控制信号来为所述第一穿通电极提供测试电压或接地电压；/n第二电压驱动电路，其适用于基于第二驱动控制信号来为所述第二穿通电极提供所述测试电压或所述接地电压；以及/n故障检测电路，其适用于基于经由所述第一穿通电极接收的多个第一检测信号和经由所述第二穿通电极接收的多个第二检测信号来产生故障信号。/n

【技术特征摘要】
20181115 KR 10-2018-01405551.一种层叠半导体器件，包括：
沿垂直方向层叠的多个半导体芯片，
其中，每个所述半导体芯片包括：
多个第一穿通电极；
与所述第一穿通电极相邻定位的多个第二穿通电极；
第一电压驱动电路，其适用于基于第一驱动控制信号来为所述第一穿通电极提供测试电压或接地电压；
第二电压驱动电路，其适用于基于第二驱动控制信号来为所述第二穿通电极提供所述测试电压或所述接地电压；以及
故障检测电路，其适用于基于经由所述第一穿通电极接收的多个第一检测信号和经由所述第二穿通电极接收的多个第二检测信号来产生故障信号。


2.如权利要求1所述的层叠半导体器件，
其中，所述第一穿通电极包括位于奇数行和奇数列处的穿通电极，以及位于偶数行和偶数列处的穿通电极，以及
其中，所述第二穿通电极包括位于所述奇数行和所述偶数列中的穿通电极，以及位于所述偶数行和所述奇数列中的穿通电极。


3.如权利要求1所述的层叠半导体器件，其中，每个所述半导体芯片还包括：
测试控制电路，其适用于：当表示对应的半导体芯片为上芯片的上ID信号被激活时，基于第一上拉控制信号和第一下拉控制信号来产生所述第一驱动控制信号，并基于第二上拉控制信号和第二下拉控制信号来产生所述第二驱动控制信号。


4.如权利要求3所述的层叠半导体器件，
其中，当所述第一上拉控制信号的电平和所述第二上拉控制信号的电平彼此不同、或者所述第一下拉控制信号的电平和所述第二下拉控制信号的电平彼此不同时，所述故障信号包括通知所述第一穿通电极与所述第二穿通电极之间的短路的信号。


5.如权利要求3所述的层叠半导体器件，其中，所述测试控制电路包括：
第一测试信号发生单元，其适用于基于所述第一上拉控制信号和所述第二上拉控制信号或者所述第一下拉控制信号和所述第二下拉控制信号来产生初步测试信号；
第二测试信号发生单元，其适用于基于所述初步测试信号和表示所述对应的半导体芯片为下芯片的下ID信号来产生下测试信号；
使能信号发生单元，其适用于：当所述上ID信号被激活时产生测试使能信号，所述测试使能信号根据所述初步测试信号的上升沿而被激活，并且根据所述初步测试信号的下降沿而被去激活；以及
控制信号发生单元，其适用于：当所述测试使能信号被激活时，基于所述第一上拉控制信号和所述第一下拉控制信号来产生所述第一驱动控制信号，以及基于所述第二上拉控制信号和所述第二下拉控制信号来产生所述第二驱动控制信号。


6.如权利要求5所述的层叠半导体器件，其中，所述使能信号发生单元包括：
设置信号发生器，其适用于：当所述上ID信号被激活时，在所述初步测试信号的激活部分的初始部分中产生设置信号；
复位信号发生器，其适用于在所述初步测试信号的去激活部分的初始部分中产生复位信号；以及
SR锁存器，其适用于产生所述测试使能信号，所述测试使能信号基于所述设置信号而被激活，并且基于所述复位信号而被去激活。


7.如权利要求5所述的层叠半导体器件，
其中，所述第一驱动控制信号包括第一上拉驱动信号和第一下拉驱动信号，以及
其中，所述第二驱动控制信号包括第二上拉驱动信号和第二下拉驱动信号。


8.如权利要求7所述的层叠半导体器件，其中，所述控制信号发生单元包括：
第一输出组件，其适用于：当所述测试使能信号被激活时，输出所述第一上拉控制信号和所述第一下拉控制信号作为所述第一上拉驱动信号和所述第一下拉驱动信号，以及当所述测试使能信号被去激活时，将所述第一上拉驱动信号和所述第一下拉驱动信号固定在预定电平，并输出所述第一上拉驱动信号和所述第一下拉驱动信号；以及
第二输出组件，其适用于：当所述测试使能信号被激活时，输出所述第二上拉控制信号和所述第二下拉控制信号作为所述第二上拉驱动信号和所述第二下拉驱动信号，以及当所述测试使能信号被去激活时，将所述第二上拉驱动信号和所述第二下拉驱动信号固定在预定电平，并...

【专利技术属性】
技术研发人员：郑永穆，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR