字节使能存储器内建自测试（MBIST）算法制造技术

一种用于存储器内建自测试(MBIST)的方法和装置可被配置成：从MBIST控制器加载测试程序，执行该测试程序，以及确定通过/未通过结果并将其写入读出寄存器。例如，在各个实施例中，测试程序可包括一个或多个写操作，该一个或多个写操作被配置成：在断言字节使能信号时将存储在多个存储器位单元中的数据从第一值改变为第二值，以便测试与存储器位单元相关联的稳定性；由于字节使能模式应力而创建DC和AC噪声；检查全速字节使能模式定时；以及执行可被设计成验证是否在数据输入(Din)引脚处接收到数据的自检算法。在执行(诸)写操作之后，任何存储与预期值不同的值的存储器位单元可被标识为未通过MBIST。

Byte enabled memory built in self test (MBIST) algorithm

【技术实现步骤摘要】
【国外来华专利技术】字节使能存储器内建自测试(MBIST)算法相关申请的交叉引用本申请要求于2017年10月13日提交的题为“BYTEENABLEMEMORYBUILT-INSELF-TEST(MBIST)ALGORITHM(字节使能存储器内建自测试(MBIST)算法)”的美国临时申请No.62/572,385的权益，该临时申请的内容由此通过援引全部明确纳入于此。
本文描述的各个方面和实施例涉及计算机存储器系统，并且尤其涉及可用于测试存储器单元是否正确地操作的存储器内建自测试(MBIST)算法。背景现代的片上系统(SoC)设计通常在单个芯片上具有显著数目的嵌入式存储器。这些存储器可分散在设备周围，而不是集中在一个位置。通常，这些存储器具有不同的类型和大小。附加地，这些存储器可进一步被嵌入在嵌入式核内部。这种结构给测试芯片上的所有存储器带来了挑战，因为测试接入可能仅限于几个输入/输出(I/O)引脚。内建自测试(BIST)逻辑被频繁用于测试SoC内的此类嵌入式存储器，因为BIST逻辑提供了一种简单且低成本的测试方法而几乎不影响性能。可能需要特定测试来测试设本文档来自技高网...

【技术保护点】
1.一种用于执行存储器内建自测试(MBIST)的方法，包括：/n执行从MBIST控制器加载的测试程序，其中所执行的测试程序包括一个或多个写操作，所述一个或多个写操作被配置成在断言字节使能信号时将存储在多个存储器位单元中的数据从第一值改变为第二值；/n在执行所述一个或多个写操作之后读取存储在所述多个存储器位单元中的所述数据；以及/n将MBIST通过/未通过结果写入读出寄存器，其中所述MBIST通过/未通过结果指示关于所述多个存储器位单元中从其读取的所述数据不同于预期值的任何存储器位单元的故障。/n

【技术特征摘要】
【国外来华专利技术】20171013 US 62/572,385;20180426 US 15/964,0501.一种用于执行存储器内建自测试(MBIST)的方法，包括：
执行从MBIST控制器加载的测试程序，其中所执行的测试程序包括一个或多个写操作，所述一个或多个写操作被配置成在断言字节使能信号时将存储在多个存储器位单元中的数据从第一值改变为第二值；
在执行所述一个或多个写操作之后读取存储在所述多个存储器位单元中的所述数据；以及
将MBIST通过/未通过结果写入读出寄存器，其中所述MBIST通过/未通过结果指示关于所述多个存储器位单元中从其读取的所述数据不同于预期值的任何存储器位单元的故障。


2.根据权利要求1所述的方法，其特征在于，所述一个或多个写操作被配置成根据在奇数存储器地址和偶数存储器地址之间交替的一个或多个旋转模式来改变存储在所述多个存储器位单元中的所述数据。


3.根据权利要求2所述的方法，其特征在于，所述一个或多个旋转模式包括以所述奇数存储器地址开始的第一旋转模式和以所述偶数存储器地址开始的第二旋转模式。


4.根据权利要求3所述的方法，其特征在于，所述一个或多个旋转模式各自包括其中在存储在所述多个存储器位单元中的所述数据已被初始化为所述第一值之后将存储在所述多个存储器位单元中的所述数据改变为所述第二值的一次或多次迭代。


5.根据权利要求4所述的方法，其特征在于，所述一次或多次迭代包括在存储在所述多个存储器位单元中的所述数据已被初始化为零之后将存储在所述多个存储器位单元中的所述数据改变为一的第一迭代、以及在存储在所述多个存储器位单元中的所述数据已被初始化为一之后将存储在所述多个存储器位单元中的所述数据改变为零的第二迭代。


6.根据权利要求1所述的方法，其特征在于，所述测试程序是根据在要被写入所述多个存储器位单元的所述第二值到达数据输入信号之前断言所述字节使能信号的定时来执行的。


7.根据权利要求6所述的方法，其特征在于，所述MBIST通过/未通过结果指示关于所述多个存储器位单元中与所述第二值对应的数据未到达所述数据输入信号的任何存储器位单元的故障。


8.根据权利要求1所述的方法，其特征在于，所述一个或多个写操作被配置成：在断言所述字节使能信号时改变存储在所述多个存储器位单元中的所述数据，以由于写驱动器与负位线升压电路系统之间的耦合而创建直流和交流噪声。


9.根据权利要求8所述的方法，其特征在于，所述写驱动器与所述负位线升压电路系统之间的所述耦合在所述字节使能信号被切换时创建所述直流和交流噪声。


10.根据权利要求8所述的方法，其特征在于，所述耦合在所述负位线升压电路系统与所述写驱动器中被布置成驱动包括所述多个所述存储器位单元的存储器阵列中的一条或多条互补位线的n型金属氧化物半导体(NMOS)之间。


11.一种装置，包括：
读出寄存器；
存储器内建自测试(MBIST)控制器，所述MBIST控制器被配置成存储包括一个或多个写操作的测试程序，所述一个或多个写操作被配置成在断言字节使能信号时将存储在多个存储器位单元中的数据从第一值改变为第二值；以及
被配置成执行以下操作的存储器读/写控制器：
执行存储在所述MBIST控制器中的所述测试程序；
在执行与所述测试程序相关联的所述一个或多个写操作之后读取存储在所述多个存储器位单元中的所述数据；以及
将MBIST通过/未通过结果写入所述读出寄存器，其中所述MBIST通过/未通过结果指示关于所述多个存储器位单元中从其读取的所述数据不同于预期值的任何存储器位单元的故障。


12.根据权利要求11所述的装置，其特征在于，所述一个或多个写操作被配置成根据在奇数存储器地址和偶数存储器地址之间交替的一个或多个旋转模式来改变存储在所述多个存储器位单元中的所述数据。


13.根据权利要求12所述的装置，其特征在于，所述一个或多个旋转模式包括以所述奇数存储器地址开始的第一旋转模式和以所述偶数存储器地址开始的第二旋转模式。


14.根据权利要求13所述的装置，其特征在于，所述一个或多个旋转模式各自包括其中在存储在所述多个存储器位单元中的所述数据已被初始化为所述第一值之后将存储在所述多个存储器位单元中的所述数据改变为所述第二值的一次或多次迭代。


15.根...

【专利技术属性】
技术研发人员：G·希科，F·阿迈德，C·郑，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US