堆叠式DDR存储器的存储器测试控制制造技术

公开了用于实现诸如总线集成存储器控制器(BIMC)的存储器控制器的方法和装置，该存储器控制器包括存储器内置自测试(MBIST)控制器或逻辑。MBIST控制器被配置为用于测试至少一个存储器设备，诸如片上系统中的堆叠式低功率双数据速率(LPDDR)存储器或使得难以在外部对存储器设备进行测试的类似构造。MBIST控制器可以在标准存储器控制器内实现，并且包括存储器转换逻辑，该存储器转换逻辑被配置为将用于测试至少一个存储器设备的信号转换为能够由至少一个存储器设备使用的格式的信号，其中该转换逻辑用来实现存储器表示。

Memory test control of stack DDR memory

【技术实现步骤摘要】
【国外来华专利技术】堆叠式DDR存储器的存储器测试控制相关申请的交叉引用本申请要求于2017年9月21日在印度专利局提交的临时专利申请第201741033496号和于2018年2月2日在美国专利商标局提交的非临时专利申请第15/887,695号的优先权和权益，其全部内容如同下文充分阐述一样并且出于所有适用目的通过引用整体并入本文。
本公开涉及一种用于双数据速率(DDR)存储器的存储器测试控制，更具体地涉及用于在片上系统(SoC)内的堆叠式DDR动态随机存取存储器(DRAM)的存储器测试控制，以在堆叠式DDR存储器上运行存储器测试。
技术介绍
具体地，在SoC和类似结构中，DDR存储器(诸如低功率DDR存储器(例如，LPDDR4))堆叠在SoC内。许多DDR存储器制造商都提供了存储器设备根据制造商通常提供的特定测试来测试。在堆叠式存储器的情况下，制造商还推荐这些存储器能够根据完整的存储器测试来测试。然而，在堆叠式SoC的这种情况下，无法使用已知接口来快速测试DDR存储器设备，这使得难以根据建议的测试进行测试，并且如果出现系统故障，则难以区分出本文档来自技高网...

【技术保护点】
1.一种装置，包括：/n存储器控制器(MC)，所述存储器控制器(MC)包括：/n存储器内置自测试(MBIST)控制器，被配置为用于测试至少一个存储器设备，其中所述MBIST包括：/n存储器转换逻辑，被配置为将用于测试所述至少一个存储器设备的信号转换为所述至少一个存储器设备的格式的信号。/n

【技术特征摘要】
【国外来华专利技术】20170921 IN 201741033496;20180202 US 15/887,6951.一种装置，包括：
存储器控制器(MC)，所述存储器控制器(MC)包括：
存储器内置自测试(MBIST)控制器，被配置为用于测试至少一个存储器设备，其中所述MBIST包括：
存储器转换逻辑，被配置为将用于测试所述至少一个存储器设备的信号转换为所述至少一个存储器设备的格式的信号。


2.根据权利要求1所述的装置，其中所述MBIST控制器还被配置为：接收在小于所述至少存储器设备的操作频率的频率处的用于测试的所述信号。


3.根据权利要求2所述的装置，其中用于测试的所述信号的频率大约为所述至少一个存储器设备或所述至少一个存储器设备的存储器接口的所述操作频率的一半。


4.根据权利要求3所述的装置，其中所述MBIST控制器被配置为：在每个MC时钟周期内，在所述MBIST逻辑的输出处，向所述至少一个存储器设备提供大约两倍的数据。


5.根据权利要求4所述的装置，其中由所述MBIST控制器输出的所述数据包括以下各项中的一项或多项：命令地址(CA)信令、时钟使能(CKE)信令、芯片选择(CS)信令、数据(DQ)信令、或数据选通(DQS)信令。


6.根据权利要求1所述的装置，其中所述存储器转换逻辑包括有限状态机(FSM)，所述有限状态机(FSM)包括被配置为将命令和数据转换为与所述存储器设备和存储器接口兼容的格式的转换逻辑，所述存储器接口耦合在所述MBIST与所述存储器设备之间。


7.根据权利要求1所述的装置，所述MBIST控制器或逻辑还包括：
相位控制支持逻辑，被配置为在第一相位模式或第二相位模式中的任一相位模式上发出命令或数据中的至少一个，所述相位控制支持逻辑包括交换机构，所述交换机构被配置为将数据总线和CA总线两者移位大约MC时钟周期的一半。


8.根据权利要求1所述的装置，所述MBIST还包括：
数据掩码控制逻辑，被配置为用于依赖于为所述至少一个存储器设备的类型配置的特定算法的、对数据掩码(DM)序列的可编程选择。


9.根据权利要求8所述的装置，其中所述数据掩码控制逻辑还被配置为：使用组写入使能和交换机构来实现自定义算法所需的不同DM序列。


10.根据权利要求1所述的装置，所述MBIST控制器还包括：
可编程时延控制逻辑，被配置为针对所述MBIST控制器中的一个或多个信号提供时延控制。


11.根据权利要求10所述的装置，其中所述一个或多个信号包括以下各项中的一项或多项：写入信号、读取信号、读取使能信号、带有相位控制的输入使能(IE)/输出使能(OE)可编程时延信号、可编程数据极性时延信号、禁止数据比较信号、数据命令选择信号、以及选通时延信号。


12.根据权利要求1所述的装置，其中所述MBIST控制器还包括：存储器表示逻辑，被配置为向所述MBIST控制器模拟本地存储器设备。


13.根据权利要求1所述的装置，其中所述装置还包括：
包含所述MC的主机。


14.根据权利要求13所述的装置，包括：
所述至少一个存储器；
通信耦合，其中所述通信耦合被配置为向所述至少一个存储器设备传达用于测试所述至少一个存储器设备的所述信号。


15.根据权利要求14所述的装置，还包括：
移动电话和移动通信设备中的一个，包含所述主机、所述通信耦合、以及所述至少一个存储器。


16.一种用于测试存储器设备的方法，包括：
在存储器控制器(MC)内发...

【专利技术属性】
技术研发人员：A·贾恩，N·布尚·辛格，R·亚沃布，D·路易斯，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US